DE-102022113174-B4 - PROAKTIVE AKTUALISIERUNG DER RANDDATENWORTLEITUNG FÜR HALBKREIS-DRAIN-SIDE-SELECT-GATE

Abstract

Speichereinrichtung (100), aufweisend: Speicherzellen (MC, 682, 683), die mit einer von einer Vielzahl von Wortleitungen (WLL0-WLL10) einschließlich mindestens einer Randwortleitung (WLL10) und einer Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) verbunden und in Ketten (NS1, NS2) angeordnet sind und eingerichtet sind, eine Schwellenspannung (Vt) beizubehalten, die einem von einer Vielzahl von Datenzuständen (ERASE, A-G) entspricht, wobei die Ketten (NS1, NS2) in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind; und ein Steuermittel (110, 122, 150), das mit der Vielzahl von Wortleitungen (WLL0-WLL10) und den Ketten (NS1, NS2) gekoppelt ist und eingerichtet ist zum: Identifizieren der mindestens einen Randwortleitung (WLL10), und periodischen Anlegen einer Programmierspannung an die mindestens eine Randwortleitung (WLL10), um die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu zu programmieren, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) zu löschen, wobei das periodische Anlegen der Programmierspannung das Anlegen einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...), die mit den Ketten der Vollkreisreihen gekoppelt sind, umfasst, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind.

Inventors

• Xiang Yang

Assignees

• Sandisk Technologies, Inc. (n.d.Ges.d. Staates Delaware)

Dates

Publication Date

20260507

Application Date

20220524

Priority Date

20210928

Claims (20)

1. Speichereinrichtung (100), aufweisend: Speicherzellen (MC, 682, 683), die mit einer von einer Vielzahl von Wortleitungen (WLL0-WLL10) einschließlich mindestens einer Randwortleitung (WLL10) und einer Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) verbunden und in Ketten (NS1, NS2) angeordnet sind und eingerichtet sind, eine Schwellenspannung (Vt) beizubehalten, die einem von einer Vielzahl von Datenzuständen (ERASE, A-G) entspricht, wobei die Ketten (NS1, NS2) in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind; und ein Steuermittel (110, 122, 150), das mit der Vielzahl von Wortleitungen (WLL0-WLL10) und den Ketten (NS1, NS2) gekoppelt ist und eingerichtet ist zum: Identifizieren der mindestens einen Randwortleitung (WLL10), und periodischen Anlegen einer Programmierspannung an die mindestens eine Randwortleitung (WLL10), um die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu zu programmieren, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) zu löschen, wobei das periodische Anlegen der Programmierspannung das Anlegen einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...), die mit den Ketten der Vollkreisreihen gekoppelt sind, umfasst, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind.
2. Speichereinrichtung (100) nach Anspruch 1 , wobei sich die Vielzahl von Wortleitungen (WLL0-WLL10) und eine Vielzahl von dielektrischen Schichten (DL0 - DL9) horizontal erstrecken und einander abwechselnd in einem Stapel (610) überlagern, wobei sich die Ketten (NS1, NS2) vertikal durch den Stapel (610) erstrecken, die Speicherzellen (MC, 682, 683) zwischen mindestens einem Drain-Side-Select-Gate-Transistor (SGD0, SGD1) auf einer Drain-Seite (615) jeder der Ketten (NS1, NS2) in Reihe geschaltet sind und mit einer von einer Vielzahl von Bitleitungen (BL0, BL1, ...) und mindestens einem Source-Side-Select-Gate-Transistor (SGS0, SGS1) auf einer Source-Seite (613) jeder der Ketten (NS1, NS2) verbunden sind und mit einer Source-Leitung (SL) verbunden sind, wobei die mindestens eine Randwortleitung (WLL10) vertikal über der Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor (SGD0, SGD1) angeordnet ist.
3. Speichereinrichtung (100) nach Anspruch 2 , wobei die Vollkreisreihen und Halbkreisreihen Speicherlöcher (822, 825) aufweisen, welche die Ketten (NS1, NS2) bilden, die teilweise durch eine flache Lochätzung (810), die sich vertikal in den Stapel (610) erstreckt, eingeschnitten sind, und wobei das Steuermittel (110, 122, 150) weiterhin eingerichtet ist zum: gleichzeitiges Anlegen einer Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...), die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
4. Speichereinrichtung (100) nach Anspruch 1 , weiterhin einschließend eine Fehlerkorrekturcode-Engine (245), die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung (Vt), die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster (900) überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen (ERASE, A-G) einen Löschzustand (ERASE) an einem ersten Ende (902) des Schwellenwertfensters (900) und eine Vielzahl von programmierten Datenzuständen (A-G) einschließt, die jeweils der Schwellenspannung (Vt) entsprechen, die höher ist als die Schwellenspannung (Vt), die dem Löschzustand (ERASE) zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen (A-G) einen höchsten Datenzustand (G) an einem zweiten Ende (904) des Schwellenwertfensters (900) gegenüber dem ersten Ende (902) einschließt und der Schwellenspannung (Vt) zugeordnet ist, die höher ist als die Schwellenspannung (Vt), die dem gelöschten Zustand (ERASE) zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen (A-F), und das Steuermittel (110, 122, 150) weiterhin eingerichtet ist zum: Zählen einer Menge höherer Randdatenzustände der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, deren Schwellenspannung (Vt) über einer dem höchsten Datenzustand (G) entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Lesen von Daten der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, und Erzeugen von korrigierten Daten anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine (245), wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner als ein Schwellenwert für den höheren Randdatenzustand ist; und Verwenden der korrigierten Daten beim Neuprogrammieren der der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen.
5. Speichereinrichtung (100) nach Anspruch 4 , wobei die Speicherzellen eine Vielzahl von Blöcken (BLK0-BLK3) aufweisen und das Steuermittel (110, 122, 150) weiterhin konfiguriert ist zum: Bestimmen, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Beenden des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Fortfahren, um einen der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) zu überprüfen, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Bestimmen, ob jede der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) die mindestens eine Randwortleitung (WLL10) ist und ob die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitungen (WLL0-WLL10) von dem einen der Vielzahl von Blöcken (BLK0-BLK3) nicht die mindestens eine Randwortleitung (WLL10) ist und die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu überprüfen, ob alle von der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands, nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle von der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, nach dem Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu löschen.
6. Speichereinrichtung (100) nach Anspruch 5 , wobei das Steuermittel (110, 122, 150) weiterhin eingerichtet ist zum: Speichern von datengespeicherten Informationen, die angeben, welche der Vielzahl von Wortleitungen (WLL0-WLL10) die mindestens eine Randwortleitung (WLL10) und die Vielzahl anderer Datenwortleitungen (WLL0-WLL9) sind; Speichern von Randinformationen, die angeben, welche der mit der Vielzahl der Wortleitungen (WLL0-WLL10) verbundenen Speicherzellen die Daten enthalten; und Verwenden der datengespeicherten Informationen und der Randinformationen, um zu bestimmen, ob jede der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) die mindestens eine Randwortleitung (WLL10) ist und ob die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten enthalten.
7. Speichereinrichtung (100) nach Anspruch 4 , wobei die Vielzahl von Datenzuständen (ERASE, A-G) eine Gesamtzustandsmenge der Vielzahl von Datenzuständen einschließt und der Schwellenwert für den höchsten Randdatenzustand gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen ist.
8. Speichereinrichtung (100) nach Anspruch 7 , wobei die Vielzahl von Bits drei Bits einschließt, die Gesamtzustandsmenge der Vielzahl von Datenzuständen (ERASE, A-G) acht beträgt, die Vielzahl von programmierten Datenzuständen (A-G) in der Reihenfolge der ansteigenden Schwellenspannung (Vt) einen ersten Datenzustand (A) und einen zweiten Datenzustand (B) und einen dritten Datenzustand (C) und einen vierten Datenzustand (D) und einen fünften Datenzustand (E) und einen sechsten Datenzustand (F) und einen siebten Datenzustand (G) einschließt, der höchste Datenzustand der siebte Datenzustand (F) ist und der Schwellenwert für den höchsten Randdatenzustand gleich eins über acht multipliziert mit der Gesamtzellenmenge aller Speicherzellen ist.
9. Steuerung (110, 122, 150) in Kommunikation mit einer Speichereinrichtung (199) einschließlich Speicherzellen (MC, 682, 683), die mit einer von einer Vielzahl von Wortleitungen (WLL0-WLL10) einschließlich mindestens einer Randwortleitung (WLL10) und einer Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) verbunden sind und in Ketten (NS1, NS2) angeordnet sind, wobei die Ketten (NS1, NS2) in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind, und eingerichtet sind, um eine Schwellenspannung (Vt) beizubehalten, die einem von einer Vielzahl von Datenzuständen (ERASE, A-G) entspricht, wobei die Steuerung (110, 122, 150) eingerichtet ist zum: Identifizieren der mindestens einen Randwortleitung (WLL10); und Anweisen der Speichereinrichtung (100), periodisch eine Programmierspannung an die mindestens eine Randwortleitung (WLL10) anzulegen, um die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen neu zu programmieren, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen, wobei das periodische Anlegen der Programmierspannung das Anlegen einer sperrende Bitleitungsspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...) umfasst, die mit den Ketten der Vollkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen neu programmiert werden, um ein Neuprogrammieren der Speicherzellen in den Ketten, die den Vollkreisreihen zugeordnet sind, zu verhindern.
10. Steuerung (110, 122, 150) nach Anspruch 9 , wobei sich die Vielzahl von Wortleitungen (WLL0-WLL10) und eine Vielzahl von dielektrischen Schichten (DL0 - DL9) horizontal erstrecken und einander abwechselnd in einem Stapel (610) überlagern, wobei sich die Ketten (NS1, NS2) vertikal durch den Stapel (610) erstrecken, die Speicherzellen (MC, 682, 683) zwischen mindestens einem Drain-Side-Select-Gate-Transistor (SGD0, SGD1) auf einer Drain-Seite (615) jeder der Ketten (NS1, NS2) in Reihe geschaltet sind und mit einer von einer Vielzahl von Bitleitungen (BL0, BL1, ...) und mindestens einem Source-Side-Select-Gate-Transistor (SGS0, SGS1) auf einer Source-Seite (613) jeder der Ketten (NS1, NS2) verbunden sind und mit einer Source-Leitung (SL) verbunden sind, wobei die mindestens eine Randwortleitung (WLL10) vertikal über der Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor (SGD0, SGD1) angeordnet ist.
11. Steuerung (110, 122, 150) nach Anspruch 10 , wobei die Vollkreisreihen und Halbkreisreihen Speicherlöcher (822, 825) aufweisen, welche die Ketten (NS1, NS2) bilden, die teilweise durch eine flache Lochätzung (810) geschnitten sind, die sich vertikal in den Stapel (610) erstreckt, wobei die Steuerung (120, 155) weiterhin eingerichtet ist zum: Anweisen der Speichereinrichtung (100), gleichzeitig eine Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...) anzulegen, die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
12. Steuerung (110, 122, 150) nach Anspruch 9 , wobei mindestens eines von der Speichereinrichtung (100), und der Steuerung (110, 122, 150) weiterhin eine Fehlerkorrekturcode-Engine (245) einschließt, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung (Vt), die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster (900) überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen (ERASE, A-G) einen Löschzustand (ERASE) an einem ersten Ende (902) des Schwellenwertfensters (900) und eine Vielzahl von programmierten Datenzuständen (A-G) einschließt, die jeweils der Schwellenspannung (Vt) entsprechen, die höher ist als die Schwellenspannung (Vt), die dem Löschzustand (ERASE) zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen (A-G) einen höchsten Datenzustand (G) an einem zweiten Ende (904) des Schwellenwertfensters (900) gegenüber dem ersten Ende (902) einschließt und der Schwellenspannung (Vt) zugeordnet ist, die höher ist als die Schwellenspannung (Vt), die dem gelöschten Zustand (ERASE) zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen (A-F), wobei die Steuerung (122,150) weiterhin eingerichtet ist zum: Anweisen der Speichereinrichtung (100), eine Menge höherer Randdatenzustände der Speicherzellen zu zählen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, bei der die Schwellenspannung (Vt) über einer dem höchsten Randdatenzustand entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Anweisen der Speichereinrichtung, Daten der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu lesen und anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine (245) korrigierte Daten zu erzeugen, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; und Anweisen der Speichereinrichtung, die korrigierten Daten beim Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu verwenden, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen.
13. Steuerung (110, 122, 150) nach Anspruch 12 , wobei die Speicherzellen eine Vielzahl von Blöcken (BLK0-BLK3) aufweisen, wobei die Steuerung (110, 122, 150) weiterhin eingerichtet ist zum: Bestimmen, in Reaktion auf das Auslösen eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Anweisen der Speichereinrichtung, zum Beenden des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Anweisen der Speichereinrichtung, mit dem Überprüfen der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) fortzufahren, wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Bestimmen, ob jede der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) die mindestens eine Randwortleitung (WLL10) ist und ob die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitung von dem einen der Vielzahl von Blöcken (BLK0-BLK3) nicht die mindestens eine Randwortleitung (WLL10) ist und die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt wird, dass die Menge des höheren Randdatenzustands nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, nach dem Neuprogrammieren der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu löschen.
14. Verfahren zum Betreiben einer Speichereinrichtung (100), die Speicherzellen (MC, 682, 683) einschließt, die mit einer von einer Vielzahl von Wortleitungen (WLL0-WLL10) einschließlich die mindestens einer Randwortleitung (WLL10) und einer Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) verbunden sind und in Ketten (NS1, NS2) angeordnet sind, wobei die Ketten (NS1, NS2) in Reihen einschließlich Vollkreisreihen und Halbkreisreihen angeordnet sind, und eingerichtet sind, um eine Schwellenspannung (Vt) beizubehalten, die einem von einer Vielzahl von Datenzuständen (ERASE, A-G) entspricht, wobei das Verfahren die folgenden Schritte aufweist: Identifizieren der mindestens einen Randwortleitung (WLL10); und periodisches Anlegen einer Programmierspannung an die mindestens eine Randwortleitung (WLL10), um die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu zu programmieren, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen, wobei das periodische Anlegen der Programmierspannung das Anlegen einer sperrenden Bitleitungsspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...), die mit den Ketten der Vollkreisreihen gekoppelt sind, umfasst, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen neu programmiert werden, um eine Neuprogrammierung der Speicherzellen in den Ketten zu verhindern, die den Vollkreisreihen zugeordnet sind.
15. Verfahren nach Anspruch 14 , wobei sich die Vielzahl von Wortleitungen (WLL0-WLL10) und eine Vielzahl von dielektrischen Schichten (DL0 - DL9) horizontal erstrecken und einander abwechselnd in einem Stapel (610) überlagern, wobei sich die Ketten (NS1, NS2) vertikal durch den Stapel (610) erstrecken, die Speicherzellen (MC, 682, 683) zwischen mindestens einem Drain-Side-Select-Gate-Transistor (SGD0, SGD1) auf einer Drain-Seite (615) jeder der Ketten (NS1, NS2) in Reihe geschaltet sind und verbunden mit einer von einer Vielzahl von Bitleitungen (BL0, BL1, ...) und mindestens einem Source-Side-Select-Gate-Transistor (SGS0, SGS1) auf einer Source-Seite (613) jeder der Ketten (NS1, NS2) verbunden sind und mit einer Source-Leitung (SL) verbunden sind, wobei die mindestens eine Randwortleitung (WLL10) vertikal über der Vielzahl von anderen Datenwortleitungen (WLL0-WLL9) und unmittelbar angrenzend an den mindestens einen Drain-Side-Select-Gate-Transistor (SGD0, SGD1) angeordnet ist.
16. Verfahren nach Anspruch 15 , wobei die Vollkreisreihen und Halbkreisreihen Speicherlöcher (822, 825) aufweisen, welche die Ketten (NS1, NS2) bilden, die teilweise durch eine flache Lochätzung (810) geschnitten sind, die sich vertikal in den Stapel (610) erstreckt, wobei das Verfahren weiterhin die folgenden Schritte einschließt: gleichzeitiges Anlegen einer Bitleitungsauswahlspannung an eine der Vielzahl von Bitleitungen (BL0, BL1, ...), die mit den Ketten der Halbkreisreihen gekoppelt sind, während die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen (MC) neu programmiert werden, um die Neuprogrammierung der Speicherzellen in den Ketten zu unterstützen, die den Halbkreisreihen zugeordnet sind.
17. Verfahren nach Anspruch 14 , wobei die Speichereinrichtung (100) weiterhin eine Fehlerkorrekturcode-Engine (245) einschließt, die eingerichtet ist, um Fehler beim Lesen der Speicherzellen zu bestimmen und zu korrigieren, und wobei die Schwellenspannung (Vt), die für jede der Speicherzellen möglich ist, ein Schwellenwertfenster (900) überspannt, wobei jede der Speicherzellen eingerichtet ist, um eine Vielzahl von Bits zu speichern, wobei die Vielzahl von Datenzuständen (ERASE, A-G) einen Löschzustand (ERASE) an einem ersten Ende (902) des Schwellenwertfensters (900) und eine Vielzahl von programmierten Datenzuständen (A-G) einschließt, die jeweils der Schwellenspannung (Vt) entsprechen, die höher ist als die Schwellenspannung (Vt), die dem Löschzustand (ERASE) zugeordnet ist, wobei die Vielzahl von programmierten Datenzuständen (A-G) einen höchsten Datenzustand (G) an einem zweiten Ende (904) des Schwellenwertfensters (900) gegenüber dem ersten Ende (902) einschließt und der Schwellenspannung (Vt) zugeordnet ist, die höher ist als die Schwellenspannung (Vt), die dem gelöschten Zustand (ERASE) zugeordnet ist, und mindestens einen anderen der Vielzahl von programmierten Datenzuständen (A-F), wobei das Verfahren weiterhin die folgenden Schritte einschließt: Zählen einer Menge höherer Randdatenzustände der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, deren Schwellenspannung (Vt) über einer dem höchsten Datenzustand entsprechenden Verifizierungsspannung liegt; Bestimmen, ob die Menge des höheren Randdatenzustands kleiner ist als ein Schwellenwert für den höchsten Randdatenzustand; Lesen von Daten der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, und Erzeugen von korrigierten Daten anhand der Daten unter Verwendung der Fehlerkorrekturcode-Engine (245), wenn bestimmt wird, dass die Menge des höheren Randdatenzustands kleiner als ein Schwellenwert für den höheren Randdatenzustand ist; und Verwenden der korrigierten Daten beim Neuprogrammieren der der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen.
18. Verfahren nach Anspruch 17 , wobei die Speicherzellen eine Vielzahl von Blöcken (BLK0-BLK3) aufweisen, wobei das Verfahren weiterhin die folgenden Schritte einschließt: Bestimmen (1006), in Reaktion auf das Auslösen (1000) eines proaktiven Aktualisierungsvorgangs, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Beenden (1008) des Neuprogrammierens der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die der mindestens einen Randwortleitung (WLL10) zugeordneten Speicherzellen zu löschen, wenn bestimmt wird, dass alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Fortfahren (1010) mit dem Überprüfen eines der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10), wenn bestimmt wird, dass nicht alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden; Bestimmen (1012), ob jede der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) die mindestens eine Randwortleitung (WLL10) ist und ob die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt wird, dass mindestens eine von jeder der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) nicht die mindestens eine Randwortleitung (WLL10) ist und die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten nicht enthalten; Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, wenn bestimmt (1020) wird, dass die Menge des höheren Randdatenzustands nicht kleiner ist als ein Schwellenwert für den höheren Randdatenzustand; und Zurückkehren, um zu bestimmen, ob alle der Vielzahl von Blöcken (BLK0-BLK3) auf die mindestens eine Randwortleitung (WLL10) überprüft wurden, nach dem Neuprogrammieren (1026, 1028, 1030, 1032) der Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, ohne die Speicherzellen, die der mindestens einen Randwortleitung (WLL10) zugeordnet sind, zu löschen.
19. Verfahren nach Anspruch 18 , weiterhin die folgenden Schritte einschließend: Speichern von datengespeicherten Informationen, die angeben, welche der Vielzahl von Wortleitungen (WLL0-WLL10) die mindestens eine Randwortleitung (WLL10) und die Vielzahl anderer Datenwortleitungen (WLL0-WLL9) sind; Speichern von Randinformationen, die angeben, welche der mit der Vielzahl der Wortleitungen (WLL0-WLL10) verbundenen Speicherzellen die Daten enthalten; und Verwenden der datengespeicherten Informationen und der Randinformationen, wenn bestimmt wird, ob jede der Vielzahl von Wortleitungen (WLL0-WLL10) des einen der Vielzahl von Blöcken (BLK0-BLK3) die mindestens eine Randwortleitung (WLL10) ist und ob die mit der mindestens einen Randwortleitung (WLL10) verbundenen Speicherzellen die Daten enthalten.
20. Verfahren nach Anspruch 17 , wobei die Vielzahl von Datenzuständen (ERASE, A-G) eine Gesamtzustandsmenge der Vielzahl von Datenzuständen einschließt und der Schwellenwert für den höchsten Randdatenzustand gleich eins über der Gesamtzustandsmenge der Vielzahl von Datenzuständen multipliziert mit einer Gesamtzellenmenge aller Speicherzellen ist.

Description

GEBIET Die vorliegende Anmeldung bezieht sich auf nichtflüchtige Speichereinrichtungen und den Betrieb von nichtflüchtigen Speichereinrichtungen. HINTERGRUND Dieser Abschnitt liefert Hintergrundinformationen in Bezug auf die Technologie, die mit der vorliegenden Offenbarung verbunden ist, und ist somit nicht notwendigerweise Stand der Technik. Halbkreis-Drain-Side-Select-Gate-Speichertechnologie („SC-SGD“-Speichertechnologie) bietet mehrere Vorteile, einschließlich einer reduzierten Chipgröße. Um SC-SGD herzustellen, wird Ätztechnologie verwendet, um Speicherlöcher zu schneiden, wodurch sie ihre halbkreisförmige Form erhalten, und ein Block oder eine Reihe in mehrere Zeichenfolgen getrennt wird. Je nach dem Verfahren, das zur Herstellung des SC-SGD verwendet wird, können bestimmte Ineffizienzen auftreten. Zum Beispiel wird das Schneiden eines Speicherlochs mindestens einige Abschnitte der SC-SGD entfernen, wie die Metallschicht, die ansonsten elektrische Felder von der Kanal- und/oder Charge-Trap-Schicht abschirmt. Somit kann das SC-SGD durch ein „benachbartes“ elektrisches Feld beeinflusst werden, was dazu führt, dass ein parasitärer Transistor entlang des SC-SGD-Transistors leckt. In einigen Fällen führt dies dazu, dass ein Messverstärker fälschlicherweise bestimmt, dass das SC-SGD leitet, was bestimmte Messvorgänge beeinträchtigen kann. Aufgrund von Variationen in der Ätzung können einige Chips bis auf eine SGD-Schicht reduziert werden, während andere auf Schichten reduziert werden können, die Dummy-Wortleitungen bilden. Infolgedessen kann die Datenaufbewahrung aufgrund von Ladungsverlusten in Speicherlöchern einschließlich des SC-SGD beeinträchtigt sein. Dementsprechend besteht ein Bedarf an verbesserten Einrichtungen und Verfahren für nichtflüchtige Speicher. Weiterhin kann die Offenbarung der US 2016 / 0 099 058 A1, der US 2011 / 0 090 738 A1 und der US 2015 / 0 194 435 A1 gegebenenfalls für das Verständnis der vorliegenden Erfindung hilfreich sein. Die US 2016 / 0 099 058 A1 betrifft Techniken zum Programmieren der Speicherzellen einer drainseitigen Randwortleitung einer Gruppe von Wortleitungen, bevor Speicherzellen einer anderen Wortleitung der Gruppe programmiert werden. An die anderen Wortleitungen angelegte Durchgangsspannungen wirken als Stressimpulse, die Löcher im Ladungsspeichermaterial der Speicherzellen der anderen Wortleitungen umverteilen, um kurzfristige Ladungsverluste und eine Absenkung der Schwellenspannung zu reduzieren. Zusätzlich sind eine oder mehrere Anfangsprogrammierspannungen, die für die drainseitige Randwortleitung verwendet werden, relativ niedrig und wirken ebenfalls als Stressimpulse. Die Speicherzellen der drainseitigen Randwortleitung werden auf ein engeres Vth-Fenster programmiert als die Speicherzellen der anderen Wortleitungen. Dies kompensiert ein höheres Maß an Programmstörung der gelöschten Speicherzellen der drainseitigen Randwortleitung aufgrund einer verringerten Kanalverstärkung. Die US 2011 / 0 090 738 A1 offenbart eine NAND-Flashspeichervorrichtung mit einer Steuerschaltung, die so konfiguriert ist, dass sie während eines Programmiervorgangs eine erste Wortleitungsspannung an nicht ausgewählte Speicherzellen einer Vielzahl von in Reihe geschalteten Speicherzellen anlegt, eine zweite Wortleitungsspannung, die größer als die erste Wortleitungsspannung ist, an eine ausgewählte Speicherzelle der Vielzahl von Speicherzellen anlegt und eine dritte Wortleitungsspannung, die niedriger als die erste Wortleitungsspannung ist, an eine Dummy-Speicherzelle anlegt, die mit der Vielzahl von Speicherzellen in Reihe geschaltet ist. Schließlich offenbart die US 2015 / 0 194 435 A1 eine vertikale nichtflüchtige Speichervorrichtung, bei der die Unterschiede zwischen den Größen der Kanalbohrungen, in denen Kanalstrukturen ausgebildet sind, verringert sind. Die vertikale nichtflüchtige Speichervorrichtung umfasst ein Substrat mit Kanalbohrungsaussparungsbereichen in einer Oberfläche davon. Kanalstrukturen ragen vertikal aus der Oberfläche des Substrats auf einigen der Kanalbohrungsaussparungsbereiche hervor, und Speicherzellenstapel, die isolierende und leitende Schichten umfassen, sind abwechselnd entlang Seitenwänden der Kanalstrukturen gestapelt. Eine gemeinsame Source-Leitung erstreckt sich entlang der Oberfläche des Substrats auf anderen der Kanalbohrungsaussparungsbereiche in einem Wortleitungsaussparungsbereich, der benachbarte Speicherzellenstapel trennt. KURZDARSTELLUNG Dieser Abschnitt stellt eine allgemeine Zusammenfassung der vorliegenden Offenbarung bereit und ist keine umfassende Offenbarung ihres vollen Schutzumfangs oder aller ihrer Merkmale und Vorteile. Eine Aufgabe der vorliegenden Offenbarung ist es, eine Speichereinrichtung und ein Verfahren zum Betreiben der Speichereinrichtung bereitzustellen, welche die oben erwähnten Nachteile angehen und überwinden. In diesem Sinne betrifft die vorliegende Erfindung eine Speichereinrichtung gemäß Anspruch 1, eine Steuer