DE-102024210682-A1 - Vorrichtung und Verfahren zur adaptiven Regelung der Totzeit in einer Halbbrückenschaltung

Abstract

Die Erfindung betriffit eine Vorrichtung und ein Verfahren zur adaptiven Regelung der Totzeit in einer Halbbrückenschaltung.

Inventors

• Hongming Zhao
• Joachim Joos

Assignees

• Robert Bosch Gesellschaft mit beschränkter Haftung

Dates

Publication Date

20260507

Application Date

20241107

Claims (10)

1. Verfahren zur adaptiven Regelung der Totzeit in einer Halbbrückenschaltung, die aus einem High-Side-MOSFET (HS) und einem Low-Side-MOSFET (LS) besteht, dadurch gekennzeichnet , dass: • die Gate-Source-Spannung (Vgs) des Low-Side-MOSFETs (LS) oder des High-Side-MOSFETs und die Stromänderung (di/dt) durch die parasitäre Source-Induktivität der MOSFETs erfasst werden, um die Ein- und Ausschaltvorgänge des HS- und LS-MOSFETs zu erkennen; • auf Grundlage dieser erfassten Signale ein prädiktiver Algorithmus zur dynamischen Anpassung der Totzeit (Td1, Td2) in jedem Schaltzyklus eingesetzt wird, wobei die Totzeit iterativ angepasst wird, um den optimalen Punkt zu erreichen, der eine Überschneidung der Schaltvorgänge verhindert und die Schaltverluste minimiert.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet , dass: • die Verzögerung zwischen dem Abschalten des High-Side-MOSFETs und dem Einschalten des Low-Side-MOSFETs als Totzeit Td1 bezeichnet wird und diese durch einen prädiktiven Algorithmus anhand der erfassten Stromänderung (di/dt) und der Gate-Source-Spannung (Vgs) angepasst wird; • wenn die Totzeit zu lang ist, das Totzeitintervall für den nächsten Schaltzyklus um einen Schritt verringert wird, und wenn die Totzeit zu kurz ist, das Totzeitintervall um einen Schritt erhöht wird.
3. Verfahren nach Anspruch 2 , dadurch gekennzeichnet , dass: • die Verzögerung zwischen dem Abschalten des Low-Side-MOSFETs und dem Einschalten des High-Side-MOSFETs als Totzeit Td2 bezeichnet wird und diese ebenfalls durch einen prädiktiven Algorithmus in jedem Schaltzyklus angepasst wird.
4. Verfahren nach einem der Ansprüche 1 bis 3 , dadurch gekennzeichnet , dass: • zwei Komparatoren, ein positiver di/dt-Komparator (Comp_didt_pos) und ein negativer di/dt-Komparator (Comp_didt_neg), verwendet werden, um die Stromänderungsrate während der Schaltvorgänge zu überwachen und zur Anpassung der Totzeiten Td1 und Td2 verwendet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4 , dadurch gekennzeichnet , dass: • die Totzeitregelung in Anwendungen mit Siliziumkarbid-(SiC) oder Galliumnitrid-(GaN) MOSFETs verwendet wird, um die Schaltverluste zu minimieren oder die Über- und Unterschwinger und Oszillationen zur reduzieren bzw. zu vermeiden.
6. Verfahren nach einem der Ansprüche 1 bis 5 , dadurch gekennzeichnet , dass: • das Verfahren in Auf- oder Abwärts-Gleichstromwandlern (DC-DC-Wandler) oder Wechselrichtern oder den Strom umkommutierenden High- und Low-Side-Schaltern eingesetzt wird, wobei das gleiche Prinzip zur Regelung der Totzeit auf beide Schalter angewendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6 , dadurch gekennzeichnet , dass: • die Totzeitsteuerung unter Berücksichtigung verschiedener Betriebsbedingungen wie Laststrom, Temperatur und Gerätevariationen erfolgt, ohne dass zusätzliche hochspannungsfähige Komponenten erforderlich sind.
8. Schaltung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7 .
9. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 7 in einem DC-DC-Wandler oder einem Wechselrichter zur Minimierung von Schaltverlusten und Optimierung der Totzeit in SiC- oder GaN-basierten Leistungshalbleitern.
10. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 7 in einem Energiewandler oder den Strom umkommutierenden High- und Low-Side-Schaltern zur Reduktion bzw. Vermeidung von Über- und Unterschwingern und Störungen.

Description

Die Erfindung betriffit eine Vorrichtung und ein Verfahren zur adaptiven Regelung der Totzeit in einer Halbbrückenschaltung. Stand der Technik In Standard-Halbbrückenschaltungen, die typischerweise in Wechselrichtern und Umrichtern verwendet werden, ist die Einführung einer Totzeit entscheidend, um Kreuzleitung oder gleichzeitiges auch partielles Leiten von High-Side- und Low-Side-MOSFETs zu verhindern. Ohne diese Verzögerung besteht die Gefahr eines Kurzschlusses bzw. einer Überlastung, der/die die Bauteile beschädigen könnte. Die Totzeit ist jedoch ein sensibles Thema: Ist sie zu lang, entstehen zusätzliche Energieverluste durch Effekte wie Diodenleitung, Rückwärtserholung oder die Umschaltung von Spannungen, die nicht null sind. Deshalb ist es wichtig, die Totzeit optimal einzustellen, um das richtige Gleichgewicht zwischen Sicherheit und Effizienz zu finden. In der Literatur und Praxis gibt es verschiedene Ansätze zur Optimierung der Totzeit. Traditionell basieren viele dieser Methoden auf der direkten Erfassung des Schaltknotens. Zum Beispiel hat Maderbacher et al. ein Verfahren erforscht, bei dem die Leitung der Body-Diode durch die Erfassung einer negativen Spannungsspitze am Schaltknoten erkannt wird. Ähnlich hat Niwa et al. vorgeschlagen, einen SenseFET innerhalb des Leistungsmoduls zu integrieren, um die Diodenkommutierung zu detektieren[1, 2]. Beide Ansätze benötigen jedoch zusätzliche Komponenten und sind durch Ausbreitungsverzögerungen begrenzt, was ihre Effektivität beeinträchtigen kann. Andere Ansätze, wie der von Vahid und Dragan, haben einen sensorlosen Ansatz vorgestellt, der die Rückkopplung der Lastspannung verwendet, um die optimale Totzeit basierend auf dem kleinsten Tastverhältnis zu bestimmen [3]. Dieser Ansatz ist zwar effizient für Spannungswandler, setzt jedoch eine schnelle Berechnungsleistung voraus und eignet sich nicht für alle Anwendungen. Texas Instruments hat eine prädiktive Steuerungsmethode entwickelt, die auf der Erfassung der Gate-Source-Spannung (Vgs) und der Drain-Source-Spannung (Vds) des Low-Side-MOSFET basiert, wie im Anwendungsbericht für das UCC27221/UCC27222 beschrieben [4]. Dieser Ansatz hat jedoch Einschränkungen, da er Zugriff auf hochspannungstolerante Komponenten erfordert, was Designkomplexität und Kosten vor allem in Automobilanwendungen erhöht. Da diese Methoden jedoch alle den Zugang zum Schaltknoten oder zur Drain-Source-Seite erfordern, stehen sie aufgrund der Notwendigkeit hochspannungsfähiger Komponenten in Automobilanwendungen vor erheblichen Herausforderungen in Bezug auf Designkomplexität, Kosten und On-Chip-Integration. Daher wird hier ein prädiktiver Totzeit-Steuerungsansatz vorgestellt, der auf Niederspannungsinformationen (LV) bezüglich des Gatetreibers (Ansteuerung und Diagnose) basiert. Durch die Nutzung der Vgs des Low-Side-MOSFET bzw. des High-Side-MOSFET sowie der zugehörigen parasitären Elemente im Schaltkreis kann die Totzeit präzise und ohne den direkten Zugriff auf Hochspannungsbereiche eingestellt werden. Dies reduziert die Designkomplexität und ermöglicht eine einfachere Integration in Systeme, die auf kostengünstige, hochintegrierte Lösungen angewiesen sind, wie sie häufig in der Automobilindustrie gefragt sind. [1] Niwa, A., et al. (2018). A Dead-Time-Controlled Gate Driver Using Current-Sense FET Integrated in SiC MOSFET. IEEE Transactions on Power Electronics, 33(4), 3258-3267. [2] Maderbacher, G., Jackum, T., Pribyl, W., Wassermann, M., Petschar, A., & Sandner, C. (2011). Automatische Totzeitoptimierung in einem Hochfrequenz-DC-DC-Abwärtswandler in 65 nm CMOS. In 2011 Proceedings of the ESSCIRC (ESSCIRC), Helsinki, Finland, pp. 487-490. [3] Yousefzadeh, V., & Maksimovic, D. (2006). Sensorlose Optimierung von Totzeiten in Gleichspannungswandlern mit synchronen Gleichrichtern. IEEE Transactions on Power Electronics, 21(4), 994-1002. [4] S. Mappus, „Predictive Gate Drive™ Boosts Synchronous DC/DC Power Converter Efficiency“, Texas Instruments Application Report, SLUA281, April 2003. Die DE 11 2017 006 120 B4 betrifft eine elektrische Schaltung, angeordnet in einer Halbbrücken-Topologie, umfassend: einen High-Side-Transistor und einen Low-Side-Transistor, die jeweils eine Source, ein Drain und ein Gate aufweisen, wobei die Source des High-Side-Transistors mit dem Drain des Low-Side-Transistor an einem ersten Knoten elektrisch verbunden ist einen Gate-Treiber, der mit dem Gate des High-Side-Transistors elektrisch verbunden ist; einen Bootstrap-Kondensator, der parallel zum Gate-Treiber elektrisch angeschlossen ist; eine Shunt-Diode mit einer Kathode und einer Anode, wobei die Kathode der Shunt-Diode an einem zweiten Knoten mit dem Kondensator verbunden ist und die Anode der Shunt-Diode mit Masse verbunden ist, wobei die Shunt-Diode einen Ladepfad mit geringem Spannungsabfall zum Laden des Bootstrap-Kondensators bereitstellt; und einen Shunt-Widerstand, der zwischen dem ersten Knoten und dem zweiten Knoten elektrisch geschaltet ist,