DE-102024210686-A1 - Verfahren zum Bestimmen einer Verlustenergie wenigstens eines Transistors

Abstract

Die Erfindung betrifft ein Verfahren (100) zum Bestimmen einer Verlustenergie wenigstens eines Transistors (2), umfassend: - Bereitstellen (101) eines Schaltungsmodells zur Modellierung eines Schaltverhaltens des wenigstens einen Transistors (2), - Modellieren (102) des Schaltverhaltens des wenigstens einen Transistors (2) unter Verwendung des Schaltungsmodells, wobei ein Gate-Widerstand und eine Gate-Kapazität des wenigstens einen Transistors (2) auf Basis einer definierten Anzahl hintereinander geschalteter RC-Glieder (3) repräsentiert wird, um durch die RC-Glieder (3) eine Verzögerung von Spannungstransienten entlang einzelner Gatefinger (4) des wenigstens einen Transistors (2) nachzubilden, - Bestimmen (103) der Verlustenergie auf Basis eines Ergebnisses des Modellierens (102). Ferner betrifft die Erfindung ein Computerprogramm, eine Vorrichtung sowie ein Speichermedium zu diesem Zweck.

Inventors

• Christoph Henrik van der Broeck
• Dennis Bura

Assignees

• Robert Bosch Gesellschaft mit beschränkter Haftung

Dates

Publication Date

20260507

Application Date

20241107

Claims (11)

1. Verfahren (100) zum Bestimmen einer Verlustenergie wenigstens eines Transistors (2), umfassend: - Bereitstellen (101) eines Schaltungsmodells zur Modellierung eines Schaltverhaltens des wenigstens einen Transistors (2), - Modellieren (102) des Schaltverhaltens des wenigstens einen Transistors (2) unter Verwendung des Schaltungsmodells, wobei ein Gate-Widerstand und eine Gate-Kapazität des wenigstens einen Transistors (2) auf Basis einer definierten Anzahl hintereinander geschalteter RC-Glieder (3) repräsentiert werden, um durch die RC-Glieder (3) eine Verzögerung von Spannungstransienten entlang einzelner Gatefinger (4) des wenigstens einen Transistors (2) nachzubilden, - Bestimmen (103) der Verlustenergie auf Basis eines Ergebnisses des Modellierens (102).
2. Verfahren (100) nach Anspruch 1 , dadurch gekennzeichnet , dass der wenigstens eine Transistor (2) Teil einer leistungselektronischen Schaltzelle (1) ist, die wenigstens zwei Transistoren (2) in einer Halbbrückenschaltung und wenigstens einen Gate-Treiber (5) aufweist, wobei das Schaltungsmodell das Schaltverhalten der wenigstens zwei Transistoren (2) modelliert (102), sodass im Rahmen des Modellierens (102) der Gate-Widerstand und die Gate-Kapazität der wenigstens zwei Transistoren (2) jeweils auf Basis der definierten Anzahl hintereinander geschalteten RC-Glieder (3) nachgebildet werden und im Rahmen des Bestimmens (103) die Verlustenergie der wenigstens zwei Transistoren (2) bestimmt wird.
3. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verfahren (100) ferner umfasst: - Bestimmen eines Wirkungsgrads und/oder wenigstens eines thermischen Parameters des wenigstens einen Transistors (2).
4. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verfahren (100) ferner umfasst: - Ermitteln einer Dimensionierung für einen Kühlkörper (6) für den wenigstens einen Transistor (2) auf Basis der bestimmten Verlustenergie.
5. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass eine Summe einzelner Kapazitäten der definierten Anzahl hintereinander geschalteter RC-Glieder (3) der Gate-Kapazität des Transistors (2) entsprechen und eine Summe einzelner Widerstände der definierten Anzahl hintereinander geschalteter RC-Glieder (3) einem definierten Vielfachen, insbesondere eines Dreifachen, eines Gate-Widerstands des Transistors (2) entsprechen.
6. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Schaltungsmodell ein SPICE-basiertes Simulationsverfahren oder eine Simulation im Zustandsraum ist.
7. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass der Transistor (2) ein Silizium- oder Siliziumkarbid-Metall-Oxid-Halbleiter-Feldeffekttransistor ist und/oder die definierte Anzahl hintereinander geschalteter RC-Glieder (3) über zehn, bevorzugt über 20, weiter bevorzugt über 50, liegt.
8. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verfahren (100) ferner den folgenden Schritt umfasst: - Bereitstellen von Messdaten, wobei die Messdaten aus einer Messung an dem wenigstens einen Transistor (2) resultieren, wobei das Modellieren (102) des Schaltverhaltens und/oder das Bestimmen (103) der Verlustenergie auf Basis der bereitgestellten Messdaten durchgeführt wird.
9. Computerprogramm (20), umfassend Befehle, die bei der Ausführung des Computerprogramms (20) durch einen Computer (10) diesen veranlassen, das Verfahren (100) nach einem der vorhergehenden Ansprüche auszuführen.
10. Vorrichtung (10) zur Datenverarbeitung, die eingerichtet ist, das Verfahren (100) nach einem der Ansprüche 1 bis 8 auszuführen.
11. Computerlesbares Speichermedium (15), umfassend Befehle, die bei der Ausführung durch einen Computer (10) diesen veranlassen, die Schritte des Verfahrens (100) nach einem der Ansprüche 1 bis 8 auszuführen.

Description

Die Erfindung betrifft ein Verfahren zum Bestimmen einer Verlustenergie wenigstens eines Transistors. Ferner betrifft die Erfindung ein Computerprogramm, eine Vorrichtung sowie ein Speichermedium zu diesem Zweck. Stand der Technik Transistoren sind entscheidende Bauelemente in modernen elektronischen Schaltungen und Systemen. Sie werden in einer Vielzahl von Anwendungen, einschließlich Leistungselektronik, digitalen Schaltungen und Signalverarbeitung, eingesetzt. Die Leistungseffizienz eines MOSFETs ist jedoch erheblich durch den Energieverlust beeinflusst, der während seines Betriebs auftritt. Diese Verlustenergie wirkt sich direkt auf dessen Temperatur und dadurch auf Zuverlässigkeit und Lebensdauer des Transistors aus. Das Bestimmen der Verlustenergie kann jedoch besonders bei schnell schaltenden MOSFETs aktuell noch nicht in einem ausreichend präzisen Maße durchgeführt werden, da interne Strukturen der MOSFETs nicht differenziert bei dem Bestimmen der Verlustenergie abgebildet und berücksichtigt werden. Insbesondere bei Transistortypen bei denen das Schaltsignal durch schlecht leitfähiges Poly-Silizium auf dem Halbleiter-Chip verteilt wird kann es dadurch zu einem verteilten Schalten des Transistors kommen. D.h., dass beispielsweise die Randbereiche des Chips zuerst schalten und erst zeitlich versetzt die über die Gatefinger mit höherem Widerstand angebundenen inneren Bereiche des Halbleiter-Chips. Dieses verteilte Schalten des Halbleiters verursacht zusätzliche Verluste die durch Simulationen nach dem Stand der Technik nicht nachgebildet werden. Eine genaue Kenntnis der Schaltverluste des Transistors ist bei der Auslegung leistungselektronischer Schaltungen vorteilhaft, da dadurch die Verluste frühzeitig bekannt sind und Design-Interationen aufgrund falsch angenommener Verluste vermieden werden können. Offenbarung der Erfindung Gegenstand der Erfindung ist ein Verfahren mit den Merkmalen des Anspruchs 1, ein Computerprogramm mit den Merkmalen des Anspruchs 9, eine Vorrichtung mit den Merkmalen des Anspruchs 10 sowie eincomputerlesbares Speichermedium mit den Merkmalen des Anspruchs 11. Weitere Merkmale und Details der Erfindung ergeben sich aus den jeweiligen Unteransprüchen, der Beschreibung und den Zeichnungen. Dabei gelten Merkmale und Details, die im Zusammenhang mit dem erfindungsgemäßen Verfahren beschrieben sind, selbstverständlich auch im Zusammenhang mit dem erfindungsgemäßen Computerprogramm, der erfindungsgemäßen Vorrichtung sowie dem erfindungsgemäßen computerlesbaren Speichermedium, und jeweils umgekehrt, so dass bezüglich der Offenbarung der Erfindung stets auch eine wechselseitige Bezugnahme möglich ist. Gegenstand der Erfindung ist insbesondere ein Verfahren zum Bestimmen einer Verlustenergie wenigstens eines Transistors, umfassend die nachfolgenden Schritte:- Bereitstellen eines Schaltungsmodells zur Modellierung eines Schaltverhaltens des wenigstens einen Transistors, insbesondere eines Metall-Oxid-Halbleiter-Feldeffekttransistors (kurz: MOSFET),- Modellieren des Schaltverhaltens des wenigstens einen Transistors unter Verwendung des Schaltungsmodells, wobei ein Gate-Widerstand und eine Gate-Kapazität des wenigstens einen Transistors auf Basis einer definierten Anzahl hintereinander geschalteter RC-Glieder repräsentiert werden, um durch die RC-Glieder eine Verzögerung von Spannungstransienten entlang einzelner Gatefinger, insbesondere aller Gatefinger, des wenigstens einen Transistors nachzubilden,- Bestimmen der Verlustenergie auf Basis eines Ergebnisses des Modellierens. Die Verwendung eines Schaltungsmodells, das Gate-Widerstand und -Kapazität mithilfe von RC-Gliedern nachbildet, ermöglicht eine realistische Darstellung der Verzögerung von Spannungstransienten entlang einzelner Gatefinger. Dieses Verfahren bietet somit die Möglichkeit, die Verlustenergie effizient und genau zu bestimmen. Die Gatefinger sind insbesondere feine, längliche Ausläufer eines Gate-Kontakts des Transistors, die über eine Oberfläche eines Halbleitermaterials verteilt sind die das Gate-Steuersignal in der Fläche des Halbleiters verteilen. Der wenigstens eine Transistor ist vorzugsweise ein Silizium- oder Siliziumkarbid-Metall-Oxid-Halbleiter-Feldeffekttransistor. Im Allgemeinen kann das Verfahren bei jeder Art Transistor eingesetzt werden (also z.B. auch Bipolartransistoren, IGBTs, HEMTs etc.). Im Speziellen kann das Verfahren gemäß der Erfindung bei Transistoren vorteilhaft sein, bei denen das Gate-Signal durch schlecht leitfähiges Material wie z.B. Poly-Silizium verteilt wird. Das wären z.B. MOSFETs und IGBTs aus Silizium oder Siliziumkarbid. Bei diesen Transistortypen ist bestehen die Gate-Finger in der Regel insbesondere aus Poly-Silizium, welches schlecht leitfähig ist. Dadurch kann bei diesen Transistortypen der Effekt des verteilten Schaltens besonders ausgeprägt sein. Das Schaltungsmodell ist beispielsweise ein SPICE-basiertes Simulationsverfahren oder eine Simulation im Zustandsraum. Dies hat den Vor