DE-102024210704-A1 - Halbleiterbauelement

Abstract

Die Erfindung betrifft ein Halbleiterbauelement, vorzugsweise MISFET, insbesondere PowerMISFET, vorzugsweise basierend auf einem Wide-Bandgap-Halbleitermaterial, insbesondere Siliziumkarbid (SiC), aufweisend zumindest eine ein aktives Gebiet definierende aktive Halb-Zelle (30), wobei die aktive Halb-Zelle (30) ein p-dotiertes pBody-Gebiet (8) und ein n-dotiertes Source-Gebiet (9) aufweist.

Inventors

• Wolfgang Feiler
• Alberto Martinez-Limia

Assignees

• Robert Bosch Gesellschaft mit beschränkter Haftung

Dates

Publication Date

20260507

Application Date

20241107

Claims (10)

1. Halbleiterbauelement, vorzugsweise MISFET, insbesondere PowerMISFET, vorzugsweise basierend auf einem Wide-Bandgap-Halbleitermaterial, insbesondere Siliziumkarbid (SiC), aufweisend zumindest eine ein aktives Gebiet definierende aktive Halb-Zelle (30), wobei die aktive Halb-Zelle (30) ein p-dotiertes pBody-Gebiet (8) und ein n-dotiertes Source-Gebiet (9) aufweist, dadurch gekennzeichnet , dass das Halbleiterbauelement zumindest eine zu der aktiven Halb-Zelle (30) parallel geschaltete Sense-Halb-Zelle (40) aufweist, welche dazu eingerichtet ist, einen Spannungsabfall zumindest über einen in dem pBody-Gebiet (8) ausbildbaren Inversionskanal und das Source-Gebiet (9) zu erfassen, wenn eine Steuerspannung größer als eine Schwellspannung ist.
2. Halbleiterbauelement nach Anspruch 1 , dadurch gekennzeichnet , dass das Halbleiterbauelement ein zumindest das Source-Gebiet (9) kontaktierendes Source-Metall (2) aufweist, wobei die Sense-Halb-Zelle (40) ein p-dotiertes Sense-pBody-Gebiet (8b), ein n-dotiertes Sense-Source-Gebiet (9b) und ein das Sense-Source-Gebiet (9b) kontaktierendes Sense-Metall (2b) aufweist.
3. Halbleiterbauelement nach Anspruch 2 , dadurch gekennzeichnet , dass das Sense-pBody-Gebiet (8b), vorzugsweise über ein mit einer starken Dotierung p-dotiertes Sense-pPlus-Gebiet (10b) der Sense-Halb-Zelle (40), an ein Bezugspotenzial angeschlossen ist.
4. Halbleiterbauelement nach Anspruch 3 , dadurch gekennzeichnet , dass das Sense-Metall (2b) dazu vorgesehen ist, über einen, vorzugsweise hochohmigen, Widerstand (50) an das Bezugspotenzial angeschlossen zu werden oder über einen, vorzugsweise hochohmigen, Widerstand (50) an das Bezugspotenzial angeschlossen ist.
5. Halbleiterbauelement nach einem der vorherhergehenden Ansprüche, dadurch gekennzeichnet , dass das Halbleiterbauelement dazu vorgesehen ist, mit einer monolithisch mit dem Halbleiterbauelement oder getrennt von dem Halbleiterbauelement ausgebildeten Schaltung, welche dazu eingerichtet ist, anhand einer Größe des Spannungsabfalls einen Kurzschlussfall zu erkennen und in dem Kurzschlussfall zu einer Reduktion eines Drain-Stroms die Steuerspannung zu reduzieren, zusammenzuwirken.
6. Halbleiterbauelement nach einem der vorherhergehenden Ansprüche, dadurch gekennzeichnet , dass die Sense-Halb-Zelle (40) in die aktive Halb-Zelle (30) oder eine weitere derartige aktive Halb-Zelle (31) des Halbleiterbauelements integriert ist, wobei die Sense-Halb-Zelle (40) an einem sich zwischen zwei Endabschnitten eines Trenchfingers erstreckenden Mittelabschnitt des Trenchfingers oder an einem der Endabschnitte angeordnet ist.
7. Halbleiterbauelement nach Anspruch 6 , dadurch gekennzeichnet , dass die Sense-Halb-Zelle (40) zumindest ein sich zwischen dem Sense-Source-Gebiet (9b) und zumindest einem Source-Gebiet (9) der aktiven Halb-Zelle (30) oder der weiteren aktiven Halb-Zelle (31) erstreckendes mit einer starken Dotierung p-dotiertes Sense-Shield-pPlus-Gebiet (10c) aufweist.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die aktive Halb-Zelle (30) ein n-dotiertes nSpreading-Gebiet (11) aufweist, wobei die Sense-Halb-Zelle (40) ein n-dotiertes Sense-nSpreading-Gebiet (11b) aufweist.
9. Halbleiterbauelement nach einem der vorherhergehenden Ansprüche, dadurch gekennzeichnet , dass das Halbleiterbauelement ein Drain-Metall (3), zumindest eine Gate-Elektrode (4), an welcher die Steuerspannung anlegbar ist, ein n-dotiertes Substrat (13), vorzugsweise ein n-dotiertes nBuffer-Gebiet (14), und ein n-dotiertes Driftgebiet (15) aufweist.
10. Halbleiterbauelement nach einem der vorherhergehenden Ansprüche, dadurch gekennzeichnet , dass das Halbleiterbauelement als ein n-Kanal-Trench-MISFET oder als ein planarer n-Kanal-MISFET ausgebildet ist.

Description

Technisches Gebiet Die Erfindung betrifft ein Halbleiterbauelement, vorzugsweise MISFET, insbesondere PowerMISFET, vorzugsweise basierend auf einem Wide-Bandgap-Halbleitermaterial, insbesondere Siliziumkarbid (SiC). Stand der Technik Eine Herausforderung bei Halbleiterbauelementen wie MISFETs (Metal-Insulator-Semiconductor Field Effect Transistor), insbesondere PowerMISFETs, insbesondere basierend auf Siliziumkarbid (SiC), ist es, gute Durchlasseigenschaften, insbesondere einen niedrigen flächenspezifischen RDSon*A, bei guter Kurzschlussfestigkeit zu erzielen. Ein aktives Gebiet eines PowerMISFETs besteht in der Regel aus einer Vielzahl parallel geschalteter aktiver Zellen, bei denen ein Stromfluss in einer Vorwärtsrichtung über ein Gate steuerbar ist. Beispielhaft erfolgt die nachfolgende Erläuterung für den Fall eines n-Kanal-Trench-MISFETs. In einem Durchlassfall liegt an einer Gate-Elektrode, welche beispielsweise aus mit einer starken Dotierung (n+) n-dotiertem Poly-Silizium ausgebildet sein kann, eine positive Spannung oberhalb einer Schwellspannung an, bei der ein merklicher Stromfluss von einem sich auf einer geringen Drain-Spannung, welche typischerweise in der Größenordnung < 10 V liegt, befindenden Drain-Metall zu einem Source-Metall einsetzt. In diesem Fall sind durch eine Influenzwirkung der Gate-Elektrode Elektronen an eine trenchseitige Grenzfläche von p-dotierten pBody-Gebieten gezogen worden, sodass sich dort jeweils ein Inversionskanal bzw. leitfähiger Kanal ausbildet. Dazu weisen die pBody-Gebiete an der Grenzfläche zu dem Gate-Dielektrikum typischerweise bis mindestens ca. 100 nm in einer Grenzflächennormalenrichtung von dieser Grenzfläche eine entsprechende Dotierung von ca. 1E16cm-3 bis 1E18cm-3 auf. Ein in dem Durchlassfall vorhandener Strompfad erstreckt sich von dem Drain-Metall durch ein n-dotiertes Substrat, ein optionales n-dotiertes nBuffer-Gebiet, ein n-dotiertes Driftgebiet, ein n-dotiertes nSpreading-Gebiet und dann durch den jeweiligen Inversionskanal und ein jeweiliges n-dotiertes Source-Gebiet zu dem Source-Metall. Ein spezifischer Einschaltwiderstand Ron*A ergibt sich aus einer angelegten Drain-Source-Spannung VDS und einer Stromdichte einer Zelle j=I/A zu Ron*A=VDS/j=VDS/I*A, wobei A sich aus einem Pitch, einer Breite der Zelle, und deren Ausdehnung z zu A=Pitch*z ergibt. Die Source-Gebiete können einen Widerstand aufweisen oder durch eine entsprechende Wahl ihrer ortsabhängigen Dotierung und der Dotierung der angrenzenden pBody-Gebiete als JFET ausgebildet sein und bewirken durch Stromgegenkopplung eine Reduzierung des Stromflusses, welche zu einem erhöhten spezifischen Einschaltwiderstand Ron*A führt. Dies ist in dem Durchlassfall ungünstig für den Ron*A, aber in einem nachfolgend beschriebenen Kurzschlussfall vorteilhaft. In dem Kurzschlussfall liegt die Gate-Elektrode auf einer Spannung oberhalb der Schwellspannung und das Drain-Metall auf einer hohen Spannung von zum Beispiel mehreren hundert Volt. Es fließt ein sehr hoher Strom, wodurch sich der MISFET in µs auf 1000 °C oder darüber aufheizt. Designziel ist hier eine Verlustleistungsbegrenzung durch Begrenzung eines Kurzschlussstromes. In dem Kurzschlussfall bewirken die Source-Gebiete eine starke Stromgegenkopplung und wirken dadurch mit bei der Begrenzung des Kurzschlussstromes. Stand der Technik zum Beispiel bei Bauelementen auf Silizium, wie IGBTs (Insulated Gate Bipolar Transistor), ist es, einen Teil der aktiven Zellen als sogenanntes Sense-Bauelement (hier Sense-IGBT) von einem Rest der aktiven Zellen, dem Haupt-Bauelement (hier Main-IGBT), zu separieren und einen über ihre Source-Gebiete und Body-Gebiete fließenden Stromanteil nicht direkt, sondern über einen Sense-Widerstand auf ein Bezugspotenzial zu führen (siehe Monolithic intregration of the vertical IGBT and intelligent protection circuits, Z. J. Shen, P. Robb, S. 295 ff, ISPSD 1996 Proceedings; speziell 3). Ein dadurch an dem Sense-Widerstand generierter Spannungsabfall wird dann genutzt, um mittels einer auf dem IGBT integrierten Schaltung einen Bypass eines an einem Gate-Anschluss anliegenden Steuersignals gegen Bezugspotenzial zu öffnen und damit eine an der Gate-Elektrode des Sense-IGBT und Main-IGBT effektive Steuerspannung speziell in dem Kurzschlussfall, also hohen Strömen, zu reduzieren. Es wird also mittels einer Gegenkopplung die Ansteuerung verringert und damit der Kurzschlussstrom begrenzt. Vergleichbare Anordnungen sind auch für MISFETs gebräuchlich. Zur Erzeugung des zur Ansteuerung der Begrenzungsschaltung nötigen Spannungsabfalls, der ein mehr oder weniger genaues Abbild des Stromes in dem Haupt-Bauelement ist, ist ein zusätzlicher Widerstand, zum Beispiel aus Poly-Silizium nötig. Ferner ist der Spannungsabfall über dem Sense-Widerstand in der Regel zu klein, wobei er typischerweise einige zig bis hundert Millivolt beträgt, um, zum Erreichen einer ausreichenden Genauigkeit, die Arbeitspunkte VDS, VGS des Sense-Bauelements nicht zu we