DE-102025145482-A1 - PARALLELES PROGRAMMIERVERFAHREN MIT HOHER BANDBREITE MIT DYNAMISCHEM LATCH FÜR DREIDIMENSIONALE SPEICHERANORDNUNG

Abstract

Eine dreidimensionale Speichervorrichtung wird bereitgestellt. Die Vorrichtung umfasst eine Anordnung von Speicherzellen, die eine Vielzahl von Speicherblöcken mit einem ersten Speicherblock umfasst. Der erste Speicherblock beinhaltet eine Vielzahl von Sätzen von Teilblöcken. Die Vorrichtung umfasst ferner eine globale Bitleitung; eine Steuerung; und eine Vielzahl von dynamischen Latch-Vorrichtungen, die zwischen der globalen Bitleitung und der Vielzahl von Sätzen von Teilblöcken verbunden sind. Eine erste dynamische Latch-Vorrichtung der Vielzahl von dynamischen Latch-Vorrichtungen ist mit einem ersten Satz von Teilblöcken verbunden. Verschiedene dynamische Latch-Vorrichtungen der Vielzahl von dynamischen Latch-Vorrichtungen sind mit verschiedenen Sätzen von Teilblöcken verbunden. Die erste dynamische Latch-Vorrichtung ist von der Steuerung steuerbar, um Programmdaten während einer Programmieroperation zu speichern, bei der der erste Satz von Teilblöcken, der mit der ersten dynamischen Latch-Vorrichtung verbunden ist, während der Programmieroperation nicht ausgewählte Teilblöcke sind.

Inventors

• Tomoko Ogura Iwasaki
• Tomoharu Tanaka
• June Lee
• Yoshiaki Fukuzumi

Assignees

• MICRON TECHNOLOGY, INC.

Dates

Publication Date

20260507

Application Date

20251105

Priority Date

20251027

Claims (10)

1. Dreidimensionale Speichervorrichtung, umfassend: eine Anordnung von Speicherzellen, die eine Vielzahl von Speicherblöcken mit einem ersten Speicherblock umfasst, wobei der erste Speicherblock eine Vielzahl von Sätzen von Teilblöcken beinhaltet; eine globale Bitleitung; eine Steuerung; und eine Vielzahl von dynamischen Latch-Vorrichtungen, die zwischen der globalen Bitleitung und der Vielzahl von Sätzen von Teilblöcken verbunden sind, wobei: eine erste dynamische Latch-Vorrichtung der Vielzahl von dynamischen Latch-Vorrichtungen mit einem ersten Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden ist, verschiedene dynamische Latch-Vorrichtungen der Vielzahl von dynamischen Latch-Vorrichtungen mit verschiedenen Sätzen von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, und die erste dynamische Latch-Vorrichtung von der Steuerung steuerbar ist, um Programmdaten während einer Programmieroperation zu speichern, bei der der erste Satz von Teilblöcken, der mit der ersten dynamischen Latch-Vorrichtung verbunden ist, während der Programmieroperation nicht ausgewählte Teilblöcke sind.
2. Dreidimensionale Speichervorrichtung nach Anspruch 1 , ferner umfassend einen Seitenpuffer, wobei die Steuerung während der Programmieroperation konfiguriert ist, um: die Programmdaten von der ersten dynamischen Latch-Vorrichtung anstelle von dem Seitenpuffer zu erhalten; und die Programmieroperation eines oder mehrerer Teilblöcke durchzuführen, die nicht mit der ersten dynamischen Latch-Vorrichtung verbunden sind, wobei der eine oder die mehreren Teilblöcke ausgewählte Teilblöcke in der Vielzahl von Sätzen von Teilblöcken zur Durchführung der Programmieroperation sind.
3. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 2 , wobei jede der Vielzahl von dynamischen Latch-Vorrichtungen umfasst: eine Speichervorrichtung; eine Vielzahl von Schreibtransistoren, die zwischen der globalen Bitleitung und der Speichervorrichtung verbunden sind; und eine Vielzahl von Lesetransistoren, die zwischen der Speichervorrichtung und einer Quellenleitung verbunden sind; wobei: die Speichervorrichtung zwischen der Vielzahl von Schreibtransistoren und der Vielzahl von Lesetransistoren verbunden ist, wobei die Speichervorrichtung steuerbar ist, um Daten an einem Abtastspeicherknoten zu speichern.
4. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 3 , wobei die Steuerung ferner konfiguriert ist, um: zu bewirken, dass Wortleitungen, die mit allen Sätzen von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, basierend auf einem einzelnen Programmierimpuls auf eine erste Wortleitungsspannung ansteigen, so dass Säulen von Speicherzellen in den Vielzahl-Sätzen von Teilblöcken aufgeladen werden und potentialfrei sind; zu bewirken, dass die globale Bitleitung auf eine globale Bitleitungsspannung ansteigt; für jeden Teilblock in dem Vielzahl-Satz der Vielzahl-Sätze-Teilblöcke durchzuführen: Aktivieren eines oder mehrerer Schreibtransistoren in einer dynamischen Latch-Vorrichtung der Vielzahl von dynamischen Latch-Vorrichtungen und Aktivieren eines Auswahlgates eines Teilblocks in einem entsprechenden Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken; Modulieren der globalen Bitleitungsspannung, so dass sie gleich bleibt oder sich basierend auf den Programmdaten ändert; zu bewirken, dass Wortleitungen, die mit einem ausgewählten Teilblock in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine zweite Wortleitungsspannung ansteigen; und mehrere ausgewählte Teilblöcke über die Vielzahl von dynamischen Latches basierend auf einem einzelnen Programmierimpuls zu programmieren.
5. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 4 , wobei die Steuerung konfiguriert ist, um unter Verwendung der Vielzahl von dynamischen Latch-Vorrichtungen mindestens vier Teilblöcke des ersten Speicherblocks und mindestens vier andere Teilblöcke in einem anderen Speicherblock parallel zu programmieren.
6. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 5 , wobei eine dynamische Latch-Vorrichtung der Vielzahl von Latch-Vorrichtungen eine Vielzahl von Lesetransistoren umfasst, die konfiguriert sind, um während einer Leseoperation eine Leseverstärkung durchzuführen.
7. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 6 , wobei die Steuerung ferner konfiguriert ist, um: zu bewirken, dass die globale Bitleitung auf eine globale Bitleitungsspannung ansteigt; einen oder mehrere Schreibtransistoren in jeder der Vielzahl von dynamischen Latch-Vorrichtungen zu aktivieren und ein Auswahlgate eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken zu aktivieren; zu bewirken, dass Wortleitungen, die mit einer ausgewählten Speicherzelle eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine erste Wortleitungsspannung ansteigen; zu bewirken, dass Wortleitungen, die mit nicht ausgewählten Speicherzellen des Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine zweite Wortleitungsspannung ansteigen; einen oder mehrere Schreibtransistoren in jeder der Vielzahl von dynamischen Latch-Vorrichtungen zu deaktivieren und ein anderes Auswahlgate eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken zu aktivieren; und seriell für jede der Vielzahl von dynamischen Latch-Vorrichtungen einen oder mehrere Lesetransistoren zu aktivieren und zu bewirken, dass mehrere ausgewählte Teilblöcke unter Verwendung der Vielzahl von dynamischen Latch-Vorrichtungen basierend auf einem einzelnen Leseimpuls gelesen werden.
8. Die dreidimensionale Speichervorrichtung nach einem der Ansprüche 1 - 7 , wobei der erste Satz von Teilblöcken mindestens zwei Teilblöcke umfasst, wobei die mindestens zwei Teilblöcke mit der ersten dynamischen Latch-Vorrichtung und keinen anderen dynamischen Latch-Vorrichtungen verbunden sind.
9. Ein Verfahren, das von der dreidimensionalen Speichervorrichtung nach Anspruch 1 durchgeführt wird, wobei das Verfahren umfasst: Bewirken, dass die globale Bitleitung auf eine globale Bitleitungsspannung ansteigt; Aktivieren eines oder mehrerer Schreibtransistoren in jeder der Vielzahl von dynamischen Latch-Vorrichtungen und Aktivieren eines Auswahlgates eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken; Bewirken, dass Wortleitungen, die mit einer ausgewählten Speicherzelle eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine erste Wortleitungsspannung ansteigen; Bewirken, dass Wortleitungen, die mit nicht ausgewählten Speicherzellen des Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine zweite Wortleitungsspannung ansteigen; Deaktivieren eines oder mehrerer Schreibtransistoren in jeder der Vielzahl von dynamischen Latch-Vorrichtungen und Aktivieren eines anderen Auswahlgates eines Teilblocks in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken; und serielles Aktivieren, für jede der Vielzahl von dynamischen Latch-Vorrichtungen, eines oder mehrerer Lesetransistoren, und Bewirken, dass mehrere ausgewählte Teilblöcke unter Verwendung der Vielzahl von dynamischen Latch-Vorrichtungen basierend auf einem einzelnen Leseimpuls gelesen werden.
10. Ein Verfahren, das von der dreidimensionalen Speichervorrichtung nach Anspruch 1 durchgeführt wird, wobei das Verfahren umfasst: Bewirken, dass Wortleitungen, die mit allen Sätzen von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, basierend auf einem einzelnen Programmierimpuls auf eine erste Wortleitungsspannung ansteigen, so dass Säulen von Speicherzellen in den Vielzahl-Sätzen von Teilblöcken aufgeladen werden und potentialfrei sind; Bewirken, dass die globale Bitleitung auf eine globale Bitleitungsspannung ansteigt; Durchführen, für jeden Teilblock in dem Vielzahl-Satz der Vielzahl-Sätze-Teilblöcke: Aktivieren eines oder mehrerer Schreibtransistoren in einer dynamischen Latch-Vorrichtung der Vielzahl von dynamischen Latch-Vorrichtungen und Aktivieren eines Auswahlgates eines Teilblocks in einem entsprechenden Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken; Modulieren der globalen Bitleitungsspannung, so dass sie gleich bleibt oder sich basierend auf Programmdaten ändert; Bewirken, dass Wortleitungen, die mit einem ausgewählten Teilblock in jedem Satz von Teilblöcken der Vielzahl von Sätzen von Teilblöcken verbunden sind, auf eine zweite Wortleitungsspannung ansteigen; und Programmieren mehrerer ausgewählter Teilblöcke über die Vielzahl von dynamischen Latches basierend auf dem einzelnen Programmierimpuls.

Description

VERWANDTE ANMELDUNGEN Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/716.935, eingereicht am 6. November 2024, mit dem Titel „HIGH BANDWIDTH PARALLEL PROGRAM METHOD WITH DYNAMIC LATCH FOR THREE-DIMENSIONAL MEMORY ARRAY,“ und der nicht vorläufigen US-Anmeldung Nr. 19/370.476, eingereicht am 27. Oktober 2025, mit dem Titel „HIGH BANDWIDTH PARALELL PROGRAM METHOD WITH DYNAMIC LATCH FOR THREE-DIMENSIONAL MEMORY ARRAY.“ Die Inhalte der vorläufigen US-Anmeldung Nr. 63/716.935 und der nicht vorläufigen US-Anmeldung Nr. 19/370.476 werden hiermit durch Bezugnahme in ihrer Gesamtheit für alle Zwecke aufgenommen. GEBIET DER TECHNIK Diese Offenbarung bezieht sich auf ein oder mehrere Systeme für Speicher, einschließlich Techniken im Zusammenhang mit dynamischen Latch-Vorrichtungen, die zum Durchführen von parallelen Lese- und Programmieroperationen einer dreidimensionalen nichtflüchtigen Speicheranordnung in einer Speichervorrichtung verwendet werden. ALLGEMEINER STAND DER TECHNIK Speichervorrichtungen werden in großem Umfang zum Speichern von Informationen in Vorrichtungen wie Computern, Benutzervorrichtungen, drahtlosen Kommunikationsvorrichtungen, Kameras, digitalen Anzeigen und anderen verwendet. Informationen werden durch Programmieren von Speicherzellen innerhalb einer Speichervorrichtung auf verschiedene Zustände gespeichert. Beispielsweise können binäre Speicherzellen auf einen von zwei unterstützten Zuständen programmiert werden, die oft als logische 1 oder logische 0 bezeichnet werden. In einigen Beispielen kann eine einzelne Speicherzelle mehr als zwei Zustände unterstützen, von denen jeder gespeichert werden kann. Um auf die gespeicherten Informationen zuzugreifen, kann die Speichervorrichtung Zustände aus den Speicherzellen lesen (z. B. abfühlen, detektieren, abrufen, bestimmen). Um Informationen zu speichern, kann die Speichervorrichtung Zustände in die Speicherzellen schreiben (z. B. programmieren, setzen, zuweisen). Informationen können auch aus den Speicherzellen gelöscht werden, und neue Informationen können in den Speicherzellen gespeichert werden. Es gibt verschiedene Arten von Speichervorrichtungen, einschließlich magnetischer Festplatten, Direktzugriffsspeicher (RAM), Nur-Lese-Speicher (ROM), dynamischer RAM (DRAM), synchroner dynamischer RAM (SDRAM), statischer RAM (SRAM), ferroelektrischer RAM (FeRAM), magnetischer RAM (MRAM), resistiver RAM (RRAM), Flash-Speicher, Phasenwechselspeicher (PCM), selbstselektierender Speicher, Chalcogenid-Speichertechnologien, Not-Or (NOR-) und Not-And (NAND-)Speichervorrichtungen und andere. Speicherzellen können als flüchtige Konfigurationen oder nichtflüchtige Konfigurationen beschrieben werden. Speicherzellen, die in einer nichtflüchtigen Konfiguration konfiguriert sind, können gespeicherte logische Zustände über längere Zeiträume beibehalten, selbst wenn keine externe Stromquelle vorhanden ist. Speicherzellen, die in einer flüchtigen Konfiguration konfiguriert sind, können gespeicherte Zustände verlieren, wenn sie von einer externen Stromquelle getrennt werden. KURZE BESCHREIBUNG DER ZEICHNUNGEN 1 ist ein Blockdiagramm einer Speichervorrichtung in Kommunikation mit einer Speichersystemsteuerung eines Speichersystems, gemäß hierin offenbarten Beispielen.2A-2C sind illustrative Schemata von Teilen einer Anordnung von Speicherzellen in einer Speichervorrichtung, gemäß hierin offenbarten Beispielen.2D illustriert ein Beispiel einer Speichervorrichtung, die mehrere Blöcke von Speicherzellen umfasst, gemäß hierin offenbarten Beispielen.3 ist ein Blockdiagramm einer Beispielvorrichtung zur Implementierung eines oder mehrerer Systeme und zur Durchführung eines oder mehrerer hierin beschriebener Verfahren, gemäß hierin offenbarten Beispielen.4A und 4B illustrieren eine beispielhafte dreidimensionale Konstruktion einer Speichervorrichtung gemäß hierin offenbarten Beispielen.5 ist ein Blockdiagramm, das Teile einer Speichervorrichtung mit dynamischen Latch-Vorrichtungen illustriert, die über einer dreidimensionalen Speicheranordnung angeordnet sind, gemäß hierin offenbarten Beispielen.6 ist ein Beispielschema von zwei dynamischen Latch-Vorrichtungen, die jeweils mit einem Satz von Teilblöcken in einem Speicherblock zum Speichern von Programmdaten verbunden sind, gemäß hierin offenbarten Beispielen.7A ist ein Beispiel von zwei dynamischen Latch-Vorrichtungen, die jeweils mit einem Satz von Teilblöcken in einem Speicherblock verbunden sind, der zum parallelen Durchführen von Programmieroperationen an mehreren Teilblöcken verwendet wird, gemäß hierin offenbarten Beispielen.7B ist ein Flussdiagramm, das ein Verfahren zum Programmieren eines einzelnen Teilblocks unter Verwendung einer dynamischen Latch-Vorrichtung zeigt, gemäß hierin offenbarten Beispielen.7C ist ein Flussdiagramm, das ein Verfahren zum parallelen Programmieren mehrerer Teilblöcke unter Verwendung der dynamischen Latch-Vorrichtungen mit einem einzelnen Programmierimpuls zeigt, g