DE-102025145484-A1 - VERFAHREN UND SYSTEME ZUR DURCHFÜHRUNG EINER SCHWELLENWERTVERIFIKATION UNTER VERWENDUNG EINER MULTI-NIVEAU-ABTASTUNG VON SPEICHERZELLEN

Abstract

Verfahren, Systeme und Vorrichtungen für Techniken zur schnelleren Spannungsschwellenverifikation werden bereitgestellt. In einer Ausführungsform umfasst eine Speichervorrichtung eine Speicherzelle und einen Seitenpuffer. Die Speicherzelle ist mit einer Wortleitung verbunden, um eine Wortleitungsspannung zu empfangen, die einem ersten Niveau der Speicherzelle entspricht. Der Seitenpuffer ist an eine Bitleitung gekoppelt, die der Speicherzelle zugeordnet ist. Der Seitenpuffer umfasst einen Abtastungsverstärker, der so konfiguriert ist, dass er einen Strom auf der Bitleitung abtastet. Der Abtastungsverstärker ist so konfiguriert, dass er eine Spannung des Abtastungsverstärkers auf der Grundlage des Stroms zu einem ersten Zeitpunkt bestimmt, der einer PV-Spannung des ersten Niveaus entspricht. Der Abtastungsverstärker ist so konfiguriert, dass er die Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms zu einem zweiten Zeitpunkt bestimmt, der einer SPPV-Spannung eines zweiten Niveaus der Speicherzelle entspricht.

Inventors

• Jisuk Kim

Assignees

• MICRON TECHNOLOGY, INC.

Dates

Publication Date

20260507

Application Date

20251105

Priority Date

20251020

Claims (10)

1. Speichervorrichtung, die Folgendes umfasst: eine Speicherzelle, die mit einer Wortleitung verbunden ist, wobei die Wortleitung so konfiguriert ist, dass sie eine Wortleitungsspannung empfängt, die einem ersten logischen Niveau der Speicherzelle entspricht; und einen Seitenpuffer, der mit einer der Speicherzelle zugeordneten Bitleitung verbunden ist, wobei der Seitenpuffer einen Abtastungsverstärker umfasst, der konfiguriert ist zum: Abtasten eines Stroms der der Speicherzelle zugeordneten Bitleitung, wobei der Strom auf der Wortleitungsspannung und einem aktuellen logischen Niveau der Speicherzelle basiert; Bestimmen einer Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem ersten Zeitpunkt, wobei der erste Zeitpunkt einer Programmverifikations-, PV, -spannung des ersten logischen Niveaus der Speicherzelle entspricht; und Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem zweiten Zeitpunkt, wobei der zweite Zeitpunkt einer zweiten Vorprogrammverifikations-, SPPV, - spannung eines zweiten logischen Niveaus der Speicherzelle entspricht
2. Speichervorrichtung nach Anspruch 1 , wobei der Abtastungsverstärker konfiguriert ist zum Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem dritten Zeitpunkt, wobei der dritte Zeitpunkt einer ersten Vorprogrammverifikations-, FPPV, -spannung des ersten logischen Niveaus der Speicherzelle entspricht.
3. Speichervorrichtung nach Anspruch 2 , wobei: die Wortleitungsspannung eine erste Wortleitungsspannung umfasst; die Speichervorrichtung einen lokalen Controller umfasst, der so konfiguriert ist, dass er veranlasst, dass eine zweite Wortleitungsspannung an die mit der Speicherzelle verbundene Wortleitung angelegt wird, wobei die zweite Wortleitungsspannung dem zweiten logischen Niveau entspricht; und der Abtastungsverstärker konfiguriert ist zum: Abtasten des Stroms der der Speicherzelle zugeordneten Bitleitung, wobei der Strom auf der zweiten Wortleitungsspannung und dem aktuellen logischen Niveau der Speicherzelle basiert; Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem vierten Zeitpunkt, wobei der vierte Zeitpunkt einer FPPV-Spannung des zweiten logischen Niveaus der Speicherzelle entspricht; Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem fünften Zeitpunkt, wobei der fünfte Zeitpunkt einer PV-Spannung des zweiten logischen Niveaus der Speicherzelle entspricht; und Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem sechsten Zeitpunkt, wobei der sechste Zeitpunkt einer SPPV-Spannung eines dritten logischen Niveaus der Speicherzelle entspricht.
4. Speichervorrichtung nach einem der Ansprüche 2 - 3 , wobei der Abtastungsverstärker konfiguriert ist zum: Vergleichen der Schaltungsspannung zum ersten Zeitpunkt mit einer ersten Schwellenspannung, wobei die erste Schwellenspannung der PV-Spannung des ersten logischen Niveaus entspricht; Vergleichen der Schaltungsspannung zum zweiten Zeitpunkt mit einer zweiten Schwellenspannung, wobei die zweite Schwellenspannung der SPPV-Spannung des zweiten logischen Niveaus entspricht; und Vergleichen der Schaltungsspannung zum dritten Zeitpunkt mit einer dritten Schwellenspannung, wobei die dritte Schwellenspannung der FPPV-Spannung des ersten logischen Niveaus entspricht.
5. Speichervorrichtung nach Anspruch 4 , wobei: dass die Schaltungsspannung zu dem ersten Zeitpunkt kleiner oder gleich der ersten Schwellenspannung ist, anzeigt, dass das erste logische Niveau das aktuelle logische Niveau der Speicherzelle ist und dass ein Sperrvorgang durchgeführt werden soll; dass die Schaltungsspannung zu dem zweiten Zeitpunkt kleiner oder gleich der zweiten Schwellenspannung ist, anzeigt, dass ein allgemeiner Prozess zum Verifizieren des aktuellen logischen Niveaus der Speicherzelle durchgeführt werden soll; dass die Schaltungsspannung zu dem zweiten Zeitpunkt größer als die zweite Schwellenspannung ist, anzeigt, dass ein erster Geschwindigkeitsverringerungsprozess zum Verifizieren des aktuellen logischen Niveaus der Speicherzelle durchgeführt werden soll; und dass die Schaltungsspannung zu dem dritten Zeitpunkt kleiner oder gleich der dritten Schwellenspannung ist, anzeigt, dass ein zweiter Geschwindigkeitsverringerungsprozess zum Verifizieren des aktuellen logischen Niveaus der Speicherzelle durchgeführt werden soll.
6. Speichervorrichtung nach Anspruch 5 , wobei die Speichervorrichtung einen lokalen Controller umfasst, der konfiguriert ist zum: Veranlassen, dass der durchzuführende Sperrprozess umfasst, dass eine an die Bitleitung angelegte Bitleitungsspannung verringert wird, um die Speicherzelle an der Programmierung zu hindern; Veranlassen, dass der allgemeine Prozess durchgeführt wird, der das Verringern der Bitleitungsspannung um einen allgemeinen Betrag umfasst; Veranlassen, dass der erste Geschwindigkeitsverringerungsprozess durchgeführt wird, der das Verringern der Bitleitungsspannung um einen ersten Geschwindigkeitsverringerungsbetrag umfasst, wobei der erste Geschwindigkeitsverringerungsbetrag kleiner als der allgemeine Betrag ist; und Veranlassen, dass der zweite Geschwindigkeitsverringerungsprozess durchgeführt wird, der das Verringern der Bitleitungsspannung um einen zweiten Geschwindigkeitsverringerungsbetrag umfasst, wobei der zweite Geschwindigkeitsverringerungsbetrag kleiner als der erste Geschwindigkeitsverringerungsbetrag ist.
7. Speichervorrichtung nach einem der Ansprüche 4 - 6 , wobei: der Seitenpuffer ein Abtastungsverstärkerregister, ein Cache-Register und ein zusätzliches Register umfasst; und der Abtastungsverstärker konfiguriert ist zum: Speichern von Informationen, die der SPPV-Spannung entsprechen, im Abtastungsverstärkerregister; Veranlassen, dass Informationen, die der FPPV-Spannung entsprechen, in mindestens einem von dem Cache-Register oder dem zusätzlichen Register gespeichert werden; und Veranlassen, dass Informationen, die der PV-Spannung entsprechen, in mindestens einem von dem Cache-Register oder dem zusätzlichen Register gespeichert werden.
8. Speichervorrichtung nach einem der Ansprüche 1 - 7 , wobei: die Speichervorrichtung einen lokalen Controller und einen Regler umfasst, wobei der Regler über die Wortleitung mit der Speicherzelle verbunden ist; der lokale Controller so konfiguriert ist, dass er den Regler veranlasst, die Wortleitungsspannung mit einem Spannungsniveau anzulegen, das dem ersten logischen Niveau entspricht; und die Schaltungsspannung zu dem zweiten Zeitpunkt bestimmt wird, um zu ermöglichen, dass Informationen, die der SPPV-Spannung des zweiten logischen Niveaus entsprechen, unter Verwendung der Wortleitungsspannung auf dem Spannungsniveau, das dem ersten logischen Niveau entspricht, bestimmt werden.
9. Verfahren, das durch die Speichervorrichtung nach Anspruch 1 durchgeführt wird, wobei das Verfahren Folgendes umfasst: Abtasten des Stroms der der Speicherzelle innerhalb der Speichervorrichtung zugeordneten Bitleitung, wobei der Strom auf der Wortleitungsspannung und dem aktuellen logischen Niveau der Speicherzelle basiert; Bestimmen der Schaltungsspannung des Abtastungsverstärkers innerhalb der Speichervorrichtung mit der Schaltungsspannung auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu dem ersten Zeitpunkt, wobei der erste Zeitpunkt der PV-Spannung des ersten logischen Niveaus der Speicherzelle entspricht; und Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu dem zweiten Zeitpunkt, wobei der zweite Zeitpunkt der zweiten SPPV-Spannung des zweiten logischen Niveaus der Speicherzelle entspricht.
10. Verfahren nach Anspruch 9 , ferner umfassend Bestimmen der Schaltungsspannung des Abtastungsverstärkers auf der Grundlage des Stroms der der Speicherzelle zugeordneten Bitleitung zu einem dritten Zeitpunkt, wobei der dritte Zeitpunkt einer ersten Vorprogrammverifikations-, FPPV, -spannung des ersten logischen Niveaus der Speicherzelle entspricht.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/717,802, eingereicht am 7. November 2024, mit dem Titel „METHODS AND SYSTEMS TO PERFORM THRESHOLD VERIFICATION USING MULTI-LEVEL SENSING OF MEMORY CELLS“ sowie der nicht-vorläufigen US-Anmeldung Nr. 19/363,557, eingereicht am 20. Oktober 2025 mit dem Titel „METHODS AND SYSTEMS TO PERFORM THRESHOLD VERIFICATION USING MULTI-LEVEL SENSING OF MEMORY CELLS“, wobei die Inhalte beider hiermit in ihrer Gesamtheit und für alle Zwecke durch Verweis einbezogen sind. GEBIET DER TECHNIK Diese Offenbarung bezieht sich auf ein oder mehrere Systeme für Speicher, einschließlich Techniken für Verfahren und Systeme zur Durchführung von Schwellenverifikation unter Verwendung von Multi-Niveau-Abtastung von Speicherzellen. ALLGEMEINER STAND DER TECHNIK Speichervorrichtungen werden in großem Umfang zum Speichern von Informationen in Vorrichtungen wie Computern, Benutzervorrichtungen, drahtlosen Kommunikationsvorrichtungen, Kameras, digitalen Anzeigen und anderen verwendet. Informationen werden durch Programmieren von Speicherzellen innerhalb einer Speichervorrichtung auf verschiedene Zustände gespeichert. Zum Beispiel können binäre Speicherzellen auf einen von zwei unterstützten Zuständen programmiert werden, oft bezeichnet durch eine logische 1 oder eine logische 0. In einigen Beispielen kann eine einzelne Speicherzelle mehr als zwei Zustände unterstützen, von denen jeder einzelne gespeichert werden kann. Um auf gespeicherte Informationen zuzugreifen, kann die Speichervorrichtung Zustände aus den Speicherzellen lesen (z. B. erfassen, detektieren, Programm verifizieren, abrufen, bestimmen, usw.). Um Informationen zu speichern, kann die Speichervorrichtung Zustände in die Speicherzelle schreiben (z. B. programmieren, setzen, zuweisen, usw.). Informationen können auch aus den Speicherzellen gelöscht und neue Informationen in den Speicherzellen gespeichert werden. Es gibt verschiedene Arten von Speichervorrichtungen, einschließlich magnetischer Festplatten, Direktzugriffsspeicher (RAM), Nur-Lese-Speicher (ROM), dynamischer RAM (DRAM), synchroner dynamischer RAM (SDRAM), statischer RAM (SRAM), ferroelektrischer RAM (FeRAM), magnetischer RAM (MRAM), resistiver RAM (RRAM), Flash-Speicher, Phasenwechselspeicher (PCM), selbstselektierender Speicher, Chalcogenid-Speichertechnologien, not-or (NOR-) und not-and (NAND-) Speichervorrichtungen und andere. Speicherzellen können als flüchtige Konfigurationen oder nichtflüchtige Konfigurationen beschrieben werden. Speicherzellen, die in einer nichtflüchtigen Konfiguration konfiguriert sind, können gespeicherte logische Zustände über längere Zeiträume beibehalten, selbst wenn keine externe Stromquelle vorhanden ist. Speicherzellen, die in einer flüchtigen Konfiguration konfiguriert sind, können gespeicherte Zustände verlieren, wenn sie von einer externen Stromquelle getrennt werden. KURZE BESCHREIBUNG DER ZEICHNUNGEN 1 ist ein Blockdiagramm einer Speichervorrichtung, die mit einem Speichersystem-Controller eines Speichersystems kommuniziert, in Übereinstimmung mit den in dieser Schrift offenbarten Beispielen.2A-2C zeigen schematische Darstellungen von Teilen eines Arrays von Speicherzellen in einer Speichervorrichtung in Übereinstimmung mit den in dieser Schrift offenbarten Beispielen.2D veranschaulicht ein Beispiel einer Speichervorrichtung einschließlich mehreren Blöcken von Speicherzellen in Übereinstimmung mit in dieser Schrift offenbarten Beispielen.3 veranschaulicht eine grafische Darstellung einer Schaltungsspannung über einen bestimmten Zeitraum während der Schwellenverifikation in Übereinstimmung mit in dieser Schrift offenbarten Beispielen.4 veranschaulicht eine grafische Darstellung von Beispielszellenverteilungen und Beispielsverifikationsniveaus, die verschiedenen logischen Niveaus entsprechen, in Übereinstimmung mit den in dieser Schrift offenbarten Beispielen.5 veranschaulicht eine grafische Darstellung von Zellenverteilungen von beispielhaften logischen Niveaus von drei Zellen eines Arrays von Speicherzellen in Übereinstimmung mit den in dieser Schrift offenbarten Beispielen.6 veranschaulicht ein Flussdiagramm, das ein Verfahren zur Unterstützung von Techniken zur Durchführung einer Schwellenverifikation unter Verwendung einer Multi-Niveau-Abtastung einer Speicherzelle in Übereinstimmung mit den in dieser Schrift offenbarten Beispielen zeigt. DETAILLIERTE BESCHREIBUNG Speichervorrichtungen können Zellenverteilungen von Schwellenspannungen (Vt), die Speicherzellen entsprechen, verwenden, um ein aktuelles logisches Niveau der Speicherzellen zu bestimmen. Die Zellenverteilungen der Schwellenspannungen geben Spannungsniveaus an, die, wenn sie an ausgewählte Gates der entsprechenden Speicherzellen angelegt werden, die auf bestimmte logische Niveaus programmiert sind, veranlassen, dass die Speicherzellen (z. B. Transistoren, die die Speicherzellen bilden) leiten und gelesen