EP-3525236-B1 - METHOD OF DETECTING VIOLATION OF THE INTEGRITY OF A SEMI-CONDUCTOR SUBSTRATE OF AN INTEGRATED CIRCUIT FROM THE REAR SURFACE THEREOF, AND CORRESPONDING DEVICE

Inventors

• Sarafianos, Alexandre
• NICOLAS, BRUNO
• FRONTE, DANIELE

Dates

Publication Date

20260506

Application Date

20190125

Claims (7)

1. A method for detecting disturbance of the integrity of a semiconductor substrate (P) of an integrated circuit (IC) protected by a coating, the substrate comprising a front face (FV) and a rear face (FR), a set of contact pads (PC1) mutually electrically coupled and distributed at the front face (FV), and an electrically conductive plate (PC2) inside the coating and attached to the rear face of the substrate (FR), this disturbance being likely to be caused from the rear face (FR) of the substrate, the method comprising detecting an opening of the coating facing the rear face (FR) of the substrate and further comprising detecting thinning of the substrate from the rear face (FR), wherein detecting thinning comprises a first measurement of a resistive value (R2) of the substrate between the set of contact pads (PC1), and the electrically conductive plate (PC2), the method comprising generating an alarm signal (ALR), indicating that the electrically conductive plate (PC2) is a second conductive plate (PC2) that has been deposited onto the rear face after thinning the substrate, if said resistive value (R2) derived from the first measurement is less than a first nominal resistive value (REFB) of said substrate, said first nominal resistive value (REFB) being the resistive value of a measurement performed on the substrate that has not suffered any disturbance of its integrity.
2. The method according to claim 1, wherein detecting comprises a second measurement of a resistive value (R3) of the substrate between at least two contact pads (PC10, PC11).
3. The method according to claim 2, comprising generating an alarm signal (ALR) if said resistive value (R3) derived from the second measurement is less than a first second nominal resistive value (REFB) of the substrate or greater than a second second nominal resistive value (REFH) of the substrate.
4. An integrated circuit comprising a semiconductor substrate (P) protected by a coating, having a rear face (FR) and a front face (FV), and means for detecting disturbance of the integrity of said substrate (P) likely to be caused from its rear face, configured to detect an opening of the coating facing the rear face of the substrate, wherein the detection means comprise a detection block configured to detect thinning of the substrate from the rear face (FR), and a set of mutually electrically coupled contact pads (PC1) distributed at the front face of the substrate, and an electrically conductive plate (PC2) inside the coating and attached to the rear face (FR) of the substrate, wherein, to detect thinning of the substrate from the rear face, the detection block is configured to perform a first measurement of a resistive value (R2) of the substrate between the set of contact pads (PC1), and the electrically conductive plate (PC2) the detection block being configured to generate an alarm signal (ALR), indicating that the electrically conductive plate (PC2) is a second conductive plate (PC2) that has been deposited onto the rear face after thinning the substrate, if said resistive value (R2) derived from the first measurement is less than a first nominal resistive value (REFB) of the substrate, said first nominal resistive value (REFB) being the resistive value of a measurement performed on the substrate that has not suffered any disturbance of its integrity.
5. The integrated circuit according to claim 4, wherein, to detect thinning of the substrate from the rear face, the detection block is configured to perform a second measurement of a resistive value (R3) of the substrate between at least two contact pads (PC10, PC11).
6. The integrated circuit according to claim 5, wherein the detection block is configured to generate an alarm signal (ALR) if said resistive value (R3) derived from the second measurement is less than a first second nominal resistive value (REFB) of the substrate or greater than a second second nominal resistive value (REFH) of the substrate.
7. An electronic apparatus, such as a smart card (CP), including an integrated circuit (IC) according to one of claims 4 to 6.

Description

Des modes de réalisation et de mise en œuvre de l'invention concernent les circuits intégrés, et plus particulièrement la détection d'une éventuelle attaque à l'intégrité du substrat d'un circuit intégré. Les circuits intégrés, en particulier ceux équipés de mémoires contenant des informations sensibles, doivent être autant que possible protégés contre les attaques, notamment les attaques visant à découvrir des données stockées. Parmi les attaques possibles pour extraire des données confidentielles d'une mémoire d'un circuit intégré, par exemple une mémoire protégée d'une carte à puce, on peut citer des attaques dites par injection de faute (DFA, ou « Differential Fault Analysis ») qui prévoient de perturber le fonctionnement et/ou le contenu de la mémoire, ou encore de modifier le fonctionnement logique du circuit, par exemple au moyen d'un rayonnement (laser, infrarouge, rayons X, etc.) émis à travers la face arrière de la puce. Ces attaques peuvent par exemple être effectuées au moyen d'une sonde ionique focalisée (FIB, « Focus Ion Beam » selon l'acronyme anglo-saxon usuel), utilisant un faisceau d'ions focalisé pour usiner ou déposer des matériaux à l'échelle nanométrique. L'efficacité de ces attaques augmente lorsque le substrat du circuit intégré est aminci par l'attaquant, depuis sa face arrière de façon à se rapprocher le plus possible des composants du circuit intégré, réalisés au niveau de sa face avant. Une étape liminaire d'un tel amincissement peut comprendre par exemple un polissage mécanique ou mécano-chimique depuis la face arrière. Il est donc particulièrement utile de chercher à protéger le circuit intégré contre une attaque à partir de la face arrière du substrat. Il existe un besoin de pouvoir détecter une atteinte à l'intégrité du substrat depuis sa face arrière, permettant de protéger les circuits intégrés contre ce type d'attaques. Les publications WO2009/016589A2, US2016/042199A1 et FR2998419A1 décrivent des techniques de protection de circuits intégrés contre des attaques à partir de la face arrière. La publication WO2009/016589A2 décrit un dispositif semi-conducteur inviolable dans lequel un circuit de sécurité est disposé sur le premier côté connecté aux liaisons conductrices d'électricité à travers le substrat et est agencé pour mesurer au moins deux valeurs de résistance de la couche de protection conductrice d'électricité à travers les connexions conductrices d'électricité à travers le substrat. Le circuit de sécurité est en outre aménagé pour comparer les valeurs de résistance mesurées avec les valeurs de résistance de référence. La publication US2016/042199A1 décrit un dispositif de sécurité pour protéger les circuits intégrés contre les attaques de sécurité arrière. Lorsqu'un attaquant fraise le substrat ou fait une tranchée dans le substrat, la résistance du substrat change. En surveillant la différence de tension, la tentative d'attaque peut être détectée. La publication FR2998419A1 décrit un circuit intégré comprenant un dispositif de détection d'une variation de la résistance du substrat. Selon des modes de mise en œuvre et de réalisation, il est proposé de répondre à ce besoin avec une solution simple à mettre en œuvre, garantissant une meilleure sécurité, et requérant une faible surface pour sa réalisation sur le substrat semiconducteur. L'invention est définie par les revendications indépendantes. Des modes de mise en œuvre et de réalisation de l'invention sont définis par les revendications dépendantes. Par « prise de contact » on entend des prises de contact substrat classiquement présentes dans les réalisations de circuits intégrés et par exemple dédiées à la polarisation du substrat. Ces prises de contact peuvent être réalisées par des implantations de régions surdopées, réparties sur la face avant du substrat. La mesure résistive du substrat effectuée sur n prises de contact correspond à une mesure de la valeur résistive équivalente de n résistances (chacune résultant de la résistivité du substrat) connectées en parallèle. Une valeur résistive nominale selon cette mesure décroît ainsi en 1/n. Par « valeur résistive nominale », on entend la valeur résistive raisonnablement attendue lors d'une mesure effectuée sur une structure n'ayant pas subi d'atteinte à son intégrité. Par « signal d'alarme » on entend par exemple un signal permettant de déclencher des moyens classiques de contre-mesures destinés à contrecarrer une telle attaque, voire de stopper le fonctionnement du circuit intégré. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en œuvre et de réalisation de l'invention, nullement limitatifs, et des dessins annexés sur lesquels : la figure 1 représente une vue en coupe d'un circuit intégré équipant une carte à puce ;les figures 2 à 8 illustrent schématiquement différents modes de mise en œuvre et de réalisation de l'invention. La figure 1 représente un exemple de circuit intégré IC équi