Search

EP-3650980-B1 - METHOD FOR MANUFACTURING ACTIVATING SIGNALS FOR CONTROLLING A MULTIMEDIA INTERFACE, AND CORRESPONDING INTEGRATED CIRCUIT

EP3650980B1EP 3650980 B1EP3650980 B1EP 3650980B1EP-3650980-B1

Inventors

  • FERRAND, OLIVIER

Dates

Publication Date
20260506
Application Date
20191024

Claims (20)

  1. Method for controlling an electronic multimedia interface (IM) module, such as a display interface or a camera interface, comprising: - generating outside an electronic module (ME) at least one digital timing signal (LCK, TCK) emulating at least one first synchronization signal (HSYNC, VSYNC) internal to the module and not available outside the module, which, in the presence of a second synchronization signal (HSYNC, VSYNC, TE) coming from the module and available outside the module, uses the second signal; said at least one timing signal (TCK, LCK) comprising a line start signal (LCK) emulating a horizontal synchronization signal (HSYNC) of the multimedia interface (IM) module, and/or a frame start signal (TCK) emulating a vertical synchronization signal (VSYNC) of the multimedia interface (IM) module; - developing trigger signals (TTEVi) for external control of the module (ME), comprising at least one count (22, 23) of edges of the timing signals, and generating (24) said trigger signals (TTEVi) conditioned on the current values of said at least one count; the control method comprising control operations (OPi) performed independently and autonomously at times respectively triggered by said trigger signals (TTEVi).
  2. Method according to Claim 1, wherein said generation of said at least one timing signal (LCK, TCK) comprises dividing the frequency of an elementary digital clock signal (SYSCK, TCCK).
  3. Method according to Claim 2, wherein generating said at least one timing signal (TCK) emulating said at least one first signal uses the second signal (HSYNC) as an elementary digital clock signal (TCCK).
  4. Method according to Claim 2, wherein generating said at least one timing signal (LCK) emulating said at least one first signal uses the second signal (VSYNC) to reset a phase of said timing signal derived from said division of the frequency of the elementary digital clock signal (SYSCK) .
  5. Method according to one of the preceding claims, wherein the generation of the timing signals (TCK, LCK) is configurable according to intrinsic characteristics of the module (ME).
  6. Method according to one of the preceding claims, wherein said at least one count (22, 23) of the edges of the timing signals comprises a plurality of counts of the edges of the timing signals, and said generation (24) of the trigger signals (TTEVi) comprises at least one generation of a complex trigger signal conditioned by a combination of conditions on different current values of said counts (22, 23).
  7. Method according to one of the preceding claims, further comprising monitoring (30) a graphical task of said multimedia interface module (ME), comprising awaiting a performance of the graphical task (RAF), timing the wait clocked by at least one of said trigger signals (TTEVj), and at least one generation of a safety signal (AR) if the timing of the wait has exceeded a reference value.
  8. Method according to one of the preceding claims, the electronic module being a display interface module (DSPL), wherein said operations (OPi) comprise at least one of the following operations: - an operation of refreshing (OP1) the display interface (DSPL) at a time controlled by a first trigger signal (TTEV1); - a graphical calculation operation (OP2) at a time controlled by a second trigger signal (TTEV2); - a tactile coordinate reading operation (OP3) of a tactile controller (TACT) at a time controlled by a third trigger signal (TTEV3).
  9. Method according to one of the preceding claims, the electronic module being a module of the camera interface type (CAMIF), wherein said operations (OPi) comprise at least one of the following graphical operations: - transmitting an outgoing stream of image data (OP4) at a time controlled by a first trigger signal (TTEV4); - digitally processing a stream of image data (OP5), such as data compression, at a time controlled by a second trigger signal (TTEV5).
  10. Control system for a multimedia interface (IM) electronic module, such as a display interface (DSPL) or a camera interface (CAMIF), comprising the electronic module (ME) and including: - a timing signal generator (620) configured to generate, outside an electronic module (ME), at least one digital timing signal (LCK, TCK) emulating at least one first synchronization signal (HSYNC, VSYNC) internal to the module and not available outside the module, and, in the presence of a second synchronization signal (HSYNC, VSYNC, TE) coming from the module and available outside the module, to generate said at least one timing signal (LCK, LCK) emulating said at least one first signal using the second signal; said at least one timing signal (TCK, LCK) comprising a line start signal (LCK) emulating a horizontal synchronization signal (HSYNC) of the multimedia interface (IM) module, and/or a frame start signal (TCK) emulating a vertical synchronization signal (VSYNC) of the multimedia interface module (IM); - a trigger signal development circuit (CI) for external control of the module (ME), comprising at least one counting circuit (630, 640) configured to count edges of the timing signals, and a trigger signal generating circuit (650) configured to generate the trigger signals (TTEVi) conditionally on the current values of said at least one counting circuit (630, 640); the system comprising a computing unit (GPU) configured to independently and autonomously perform control operations (OPi) at times respectively triggered by said trigger signals (TTEVi).
  11. System according to Claim 10, wherein said timing signal generator (620) comprises a frequency divider (LCC, TCC) configured to divide the frequency of an elementary digital clock signal (SYSCK, TCCK), to generate said at least one timing signal (LCK, TCK).
  12. System according to Claim 11, wherein the timing signal generator (620) is configured to generate said at least one timing signal (TCK) emulating said at least one first signal using the second signal (HSYNC) as an elementary digital clock signal (TCCK).
  13. System according to Claim 11, wherein the timing signal generator (620) is configured to generate said at least one timing signal (LCK) emulating said at least one first signal using the second signal (VSYNC) to reset a phase of said timing signal derived from the division of the frequency of the elementary digital clock signal (SYSCK) by the frequency divider (LCC).
  14. System according to one of Claims 10 to 13, wherein the timing signal generator (620) is configurable according to intrinsic characteristics of the module (ME).
  15. System according to one of Claims 10 to 14, wherein said at least one counting circuit (630, 640) comprises a plurality of counting circuits, and said trigger signal generator circuit (650) is configured to generate at least one complex trigger signal (TTEVi) conditionally by a combination of conditions on different current values of said counting circuits (630, 640).
  16. System according to one of Claims 10 to 15, further comprising a device for monitoring a graphical task (660) of said multimedia interface (IM) module, configured to wait for a performance of the graphical task (RAF), time the wait in a clocked manner by at least one of said trigger signals (TTEVi), and generate at least one safety signal (AR, preAR) if the timing of the wait has exceeded a respective reference value.
  17. System according to any one of Claims 10 to 16, incorporated into a microcontroller or a system-on-chip.
  18. System according to any one of Claims 10 to 17, wherein the electronic module is a display interface module (DSPL) and the computing unit (GPU) is configured to perform at least one of the following control operations: - an operation of refreshing (OP1) the display interface (DSPL) at a time controlled by a first trigger signal (TTEV1); - a graphical calculation operation (OP2) at a time controlled by a second trigger signal (TTEV2); - a tactile coordinate reading operation (OP3) of a tactile controller (TACT) belonging to the system, at a time controlled by a third trigger signal (TTEV3).
  19. System according to any one of Claims 10 to 17, wherein the electronic module is a camera interface module (CAMIF) and the computing unit (GPU) is configured to perform at least one of the following control operations: - an operation of transmitting an outgoing stream of image data (OP4) at a time controlled by a first trigger signal (TTEV4); - an operation of digitally processing a stream of image data (OP5), such as data compression, at a time controlled by a second trigger signal (TTEV5).
  20. Electronic device (APP), such as a smartwatch or a video camera, including a system (SYS) according to any one of Claims 10 to 19.

Description

Des modes de mise en œuvre et de réalisation concernent la génération de signaux numériques de cadencement, plus particulièrement pour élaborer des signaux déclencheurs pour une commande externe d'un module électronique. Généralement, les synchronisations d'opérations logicielles ou matérielles avec un module électronique se font de manière statique avec un signal d'interruption généré par le module. Les modules peuvent ne fournir aucun signal d'interruption. Dans l'exemple d'un module électronique d'interface multimédia, un signal d'interruption est généré une fois par image, typiquement au moment où l'interface multimédia traite une ligne donnée d'une trame d'image. Par conséquent, il n'y a typiquement qu'un seul point de synchronisation par trame (également désigné par le terme « signal d'interruption ») mis à disposition par l'interface d'images. Or, comme l'illustre la figure 1 en relation avec une interface d'affichage, des opérations logicielles et matérielles, exécutées ou commandées par une unité de calcul, dépendent toutes de cet unique point de synchronisation TEi par trame ti (avec 0≤i≤3 sur la figure 1). Par exemple ces opérations logicielles et matérielles sont typiquement une lecture de coordonnées tactiles, un traitement numérique graphique, une synchronisation en mémoire tampon, et autres. Typiquement, une opération de rafraîchissement de l'affichage REF est exécutée à un moment correspondant à un signal d'interruption TEi. Une opération logicielle graphique GFX est classiquement exécutée à un moment correspondant à un signal de fin de rafraîchissement EOR. Une lecture de coordonnées tactiles TCT est classiquement exécutée à un moment correspondant lui-aussi à un signal d'interruption TEi. Ainsi, dans le cas représenté par la figure 1, l'opération logicielle graphique GFX a été interrompue par la lecture de coordonnées tactiles TCT au moment du signal d'interruption TE1, et n'est pas terminée au moment du signal d'interruption suivant TE2. Aucune opération de rafraîchissement de l'affichage n'est exécutée au moment du signal d'interruption TE2, et l'opération de rafraîchissement résultant de la tâche graphique GFX est retardée jusqu'au prochain signal d'interruption TE3. En d'autres termes, la figure 1 illustre un exemple dans lequel un seul point de synchronisation par trame n'est pas suffisant, car de multiples opérations logicielles et matérielles devraient pouvoir être exécutées ou activées à plusieurs moments au cours d'une trame donnée ou sur plusieurs trames. En outre, dans d'autres cas de figures, le signal d'interruption généré régulièrement par l'interface multimédia peut réactiver (ou « réveiller ») l'unité de calcul à des moments inopportuns. Cela introduit une consommation d'énergie inutile, ce qui peut être très nuisible dans les systèmes ayant peu de ressources énergétiques. Par ailleurs, les systèmes de commande des interfaces de caméra, qui elles-aussi offrent typiquement un seul point de synchronisation par trame, requièrent généralement des éléments matériels couteux, par exemple des mémoires tampon de grande taille. En effet, une interface de caméra fournit un flux sortant de données d'images, et si la commande de l'interface de caméra reçoit le signal de synchronisation une seule fois par trame, une trame entière du flux sortant doit être stockée dans une mémoire tampon de premier plan à chaque signal de synchronisation. Cela peut représenter une grande quantité de données et nécessiter une mémoire tampon à grande capacité de stockage, généralement couteuse. D'un point de vue global, les commandes des interfaces multimédia ne sont pas optimisées, car contraintes par les points de synchronisation générés par les interfaces multimédia. Par ailleurs, il est souhaitable de ne pas modifier les générations de signaux de synchronisation des technologies d'interface multimédia existantes. Il existe un besoin de pouvoir bénéficier de signaux représentatifs de l'usage ou du fonctionnement d'un module électronique, non-systématiquement disponibles à l'extérieur du module, notamment dans le cadre d'une commande externe du module. TW I 620 465 B décrit un contrôleur de zoom du téléviseur qui génère un signal de synchronisation verticale (VSYNC) et un signal de synchronisation horizontale (HSYNC) pour synchroniser l'image. Dans d'autres modes de mise en œuvre, si le processeur 110 ne peut pas générer ou génère un signal de synchronisation horizontale HSYNC incorrect, le processeur 110 peut simuler le signal de synchronisation horizontale HSYNC via un générateur de signal synchrone pour le PFM. US 8 560 753 B1 décrit un séquenceur d'encodage qui émule un contrôleur d'affichage local en fournissant des signaux de synchronisation (par exemple, un signal VSYNC) au processeur de dessin. Un moniteur de commandes filtre les commandes de dessin émises par le processeur central à destination du processeur de dessin afin d'en extraire des informations utiles facilitant ou optimisant l'encodage