JP-2026076649-A - 窒化物半導体装置

JP2026076649AJP 2026076649 AJP2026076649 AJP 2026076649AJP-2026076649-A

Abstract

【課題】スイッチング時の電圧サージおよび電圧ノイズを抑制する。【解決手段】窒化物半導体装置１０は、導電性基板１１と、導電性基板１１上に位置する窒化物半導体層１５と、窒化物半導体層１５の一部を含むとともに、窒化物半導体層１５上に位置するゲート電極２４、ソース電極２８及びドレイン電極３０を有するトランジスタ１００と、ソース電極２８及びドレイン電極３０に並列接続されたスナバ回路２００と、を含む。導電性基板１１は、ソース電極２８に電気的に接続されている。スナバ回路２００は、窒化物半導体層１５上に位置し、ドレイン電極３０に電気的に接続されたスナバ抵抗２０１と、スナバ抵抗２０１および導電性基板１１に電気的に接続され、窒化物半導体層１５によって構成される寄生容量を含むスナバコンデンサ２１０と、を含む。【選択図】図３

Inventors

大嶽浩隆

Assignees

ローム株式会社

Dates

Publication Date: 20260512
Application Date: 20241024

Claims (8)

導電性基板と、前記導電性基板上に位置する窒化物半導体層と、前記窒化物半導体層の一部を含むとともに、前記窒化物半導体層上に位置するゲート電極、ソース電極及びドレイン電極を有するトランジスタと、前記ソース電極及び前記ドレイン電極に並列接続されたスナバ回路と、を含み、前記導電性基板は、前記ソース電極に電気的に接続されており、前記スナバ回路は、前記窒化物半導体層上に位置し、前記ドレイン電極に電気的に接続されたスナバ抵抗と、前記スナバ抵抗および前記導電性基板に電気的に接続され、前記窒化物半導体層によって構成される寄生容量を含むスナバコンデンサと、を含む、窒化物半導体装置。
前記窒化物半導体層は、第１窒化物半導体層と、前記第１窒化物半導体層上に位置し、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、を含み、前記第２窒化物半導体層における前記トランジスタとは異なる位置には、前記第１窒化物半導体層を露出させる抵抗開口部が設けられており、前記スナバ抵抗は、前記抵抗開口部を介して前記第１窒化物半導体層と接触している、請求項１に記載の窒化物半導体装置。
前記スナバ抵抗は、前記抵抗開口部内に配置されたポリシリコンを含んで構成されている、請求項２に記載の窒化物半導体装置。
前記窒化物半導体層は、第１窒化物半導体層と、前記第１窒化物半導体層上に位置し、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、を含み、前記トランジスタは、第１トランジスタおよび第２トランジスタを含み、前記第１トランジスタは、前記第１窒化物半導体層によって構成される第１電子走行層と、前記第２窒化物半導体層によって構成される第１電子供給層と、第１電子供給層上に位置する第１ゲート電極、第１ソース電極、および第１ドレイン電極と、を含み、前記第２トランジスタは、前記第１窒化物半導体層によって構成される第２電子走行層と、前記第２窒化物半導体層によって構成される第２電子供給層と、第２電子供給層上に位置する第２ゲート電極、第２ソース電極、および第２ドレイン電極と、を含み、前記第１トランジスタおよび前記第２トランジスタは、前記窒化物半導体層上において、前記第１ドレイン電極と前記第２ドレイン電極とが向かい合うように並んで配置されており、前記スナバ抵抗は、前記第１ドレイン電極と前記第２ドレイン電極との間に位置し、前記第１ドレイン電極と前記第２ドレイン電極の両方に電気的に接続されている、請求項１～３のいずれか１項に記載の窒化物半導体装置。
前記第１ドレイン電極および前記第２ドレイン電極は、第１方向に向かい合うように並んで配置されており、前記スナバ抵抗の前記第１方向の長さは、前記スナバ抵抗の厚さよりも長い、請求項４に記載の窒化物半導体装置。
前記トランジスタが形成されている活性領域と、前記トランジスタが形成されていない非活性領域とを含み、前記非活性領域における前記窒化物半導体層上には、前記ゲート電極に電気的に接続されるゲートパッドが位置しており、前記窒化物半導体層は、第１窒化物半導体層と、前記第１窒化物半導体層上に位置し、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、を含み、前記スナバ回路は、前記スナバ抵抗に電気的に接続された第１電極および第２電極を含み、前記第１電極は、前記スナバ抵抗と前記ドレイン電極との間に位置し、前記ドレイン電極に電気的に接続されており、前記第２電極は、前記非活性領域において、前記ゲートパッドの直下に位置する前記第１窒化物半導体層内に生じる二次元電子ガスに電気的に接続されている、請求項１～３のいずれか１項に記載の窒化物半導体装置。
前記第１電極および前記第２電極は、第１方向に並んで配置されており、前記スナバ抵抗の第１方向の長さは、前記スナバ抵抗の厚さよりも長い、請求項６に記載の窒化物半導体装置。
前記窒化物半導体層は、第１窒化物半導体層と、前記第１窒化物半導体層上に位置し、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、を含み、前記トランジスタは、前記第１窒化物半導体層によって構成される電子走行層と、前記第２窒化物半導体層によって構成される電子供給層と、前記電子供給層上に位置し、アクセプタ型不純物を含むゲート層と、前記ゲート層上に位置する前記ゲート電極と、前記電子供給層、前記ゲート層、および前記ゲート電極を覆うとともに、前記ゲート層を間に挟んで互いに離隔して配置されたソース開口およびドレイン開口を有するパッシベーション層と、前記ソース開口を介して前記電子供給層に接している前記ソース電極と、前記ドレイン開口を介して前記電子供給層に接している前記ドレイン電極と、を含む、請求項１～３のいずれか１項に記載の窒化物半導体装置。

Description

本発明は、窒化物半導体装置に関する。現在、窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物半導体（以下、単に「窒化物半導体」と言う場合がある。）を用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）の製品化が進んでいる。ＨＥＭＴは、半導体ヘテロ接合の界面付近に形成された二次元電子ガスを導電経路（チャネル）として使用する。ＨＥＭＴを利用したパワーデバイスは、典型的なシリコン（Ｓｉ）パワーデバイスと比較して低オン抵抗および高周波動作を可能にしたデバイスとして認知されている。例えば、特許文献１に記載の窒化物半導体装置は、シリコン基板と、窒化ガリウム（ＧａＮ）層によって構成された電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）層によって構成された電子供給層とを含む。電子走行層中、電子走行層と電子供給層とのヘテロ接合の界面付近において、二次元電子ガスが形成される。特開２０１７－７３５０６号公報［概要］高速スイッチング素子である窒化物半導体ＨＥＭＴは、低スイッチング損失による高い変換効率をもたらす一方、高速スイッチングに伴いスイッチング遷移時間が短くなるほどスイッチング時の電圧サージおよび電圧ノイズが生じ易くなる。本開示の一態様の窒化物半導体装置は、導電性基板と、前記導電性基板上に位置する窒化物半導体層と、前記窒化物半導体層の一部を含むとともに、前記窒化物半導体層上に位置するゲート電極、ソース電極及びドレイン電極を有するトランジスタと、前記ソース電極及び前記ドレイン電極に並列接続されたスナバ回路と、を含み、前記導電性基板は、前記ソース電極に電気的に接続されており、前記スナバ回路は、前記窒化物半導体層上に位置し、前記ドレイン電極に電気的に接続されたスナバ抵抗と、前記スナバ抵抗および前記導電性基板に電気的に接続され、前記窒化物半導体層によって構成される寄生容量を含むスナバコンデンサと、を含む。図１は、第１実施形態に係る例示的な窒化物半導体装置の概略平面図である。図２は、図１に示す窒化物半導体装置の拡大平面図である。図３は、図２のＦ３－Ｆ３線断面図である。図４は、トランジスタおよびスナバ回路の回路図である。図５は、図２の窒化物半導体装置の例示的な製造工程を示す概略断面図である。図６は、図５に続く例示的な製造工程を示す概略断面図である。図７は、図６に続く例示的な製造工程を示す概略断面図である。図８は、図７に続く例示的な製造工程を示す概略断面図である。図９は、図８に続く例示的な製造工程を示す概略断面図である。図１０は、図９に続く例示的な製造工程を示す概略断面図である。図１１は、図１０に続く例示的な製造工程を示す概略断面図である。図１２は、図１１に続く例示的な製造工程を示す概略断面図である。図１３は、図１２に続く例示的な製造工程を示す概略断面図である。図１４は、図１３に続く例示的な製造工程を示す概略断面図である。図１５は、図１４に続く例示的な製造工程を示す概略断面図である。図１６は、第２実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１７は、第３実施形態に係る例示的な窒化物半導体装置の概略平面図である。図１８は、図１７のＦ１８－Ｆ１８線断面図である。［詳細な説明］以下、添付図面を参照して本開示における窒化物半導体装置の実施形態について説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示において使用される「第１」、「第２」、「第３」等の用語は、対象物の構成要素を明確に区別するために用いられており、対象物を順位付けするものではない。また、本開示において使用される「少なくとも１つ」という表現は、所望の複数の選択肢のうちの１つ以上を意味する。一例として、選択肢の数が２つであれば、「少なくとも１つ」の表現は、１つの選択肢のみ、または２つの選択肢の双方を意味する。他の例として、選択肢の数が３つ以上であれば、「少なくとも１つ」の表現は、１つの選択肢のみ、または２つ以上の任意の選択肢の組み合わせを意味する。以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。［第１実施形態］［窒化物半導体装置の概略構造］図１～図３を参照して、第１実施形態に係る窒化物半導体装置１０について説明する。図１は、第１実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、図１の窒化物半導体装置１０の内部構造の一部分を拡大した概略平面構造を示している。図３は、図２のＦ３－Ｆ３線で窒化物半導体装置１０を切断した概略断面構造を示している。窒化物半導体装置１０は、例えば、ＲＣスナバ回路付きスイッチング素子として用いられる。図１に示すように、窒化物半導体装置１０は、例えば、矩形平板状に形成されているチップである。窒化物半導体装置１０は、チップ上面１０Ａとチップ下面１０Ｂ（図３参照）を含む。さらに、窒化物半導体装置１０は、チップ上面１０Ａとチップ下面１０Ｂとを接続する４つのチップ側面１０Ｃを含む。窒化物半導体装置１０は、平面視において、後述するトランジスタ１００が形成されている活性領域Ａ１と、トランジスタ１００が形成されていない非活性領域Ａ２とを含む。一例では、活性領域Ａ１は、図１における破線の内側の領域であり、チップ上面１０Ａの中央部分に位置する。非活性領域Ａ２は、図１における破線の外側の領域であり、チップ上面１０Ａの外周側に位置し、活性領域Ａ１を囲む枠状である。窒化物半導体装置１０は、少なくとも１つのゲートパッド１０２と、少なくとも１つのソースパッド１０３と、少なくとも１つのドレインパッド１０４とを含む。ゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４は、トランジスタ１００に電気的に接続されている。ゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４は、窒化物半導体装置１０のチップ上面１０Ａに形成されている。ゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４は、窒化物半導体装置１０の外部接続端子として使用され得る。ゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４の各々は、平面視において例えば矩形状に形成されている。一例では、ゲートパッド１０２は、例えばチップ上面１０Ａの１つの角部に配置されている。また、ゲートパッド１０２は、平面視において、非活性領域Ａ２に位置するように配置されている。ソースパッド１０３およびドレインパッド１０４は、交互に配置されている。なお、平面視におけるゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４の各々の形状は任意に変更可能である。また、ゲートパッド１０２、ソースパッド１０３、およびドレインパッド１０４の配置態様は任意に変更可能である。図２および図３に示すように、窒化物半導体装置１０は、導電性基板１１と、導電性基板１１上に位置する窒化物半導体層１５とを含む。導電性基板１１は、窒化物半導体装置１０のチップ下面１０Ｂを形成している。導電性基板１１の一例は、基板本体１２と、電極層１３とを含む。基板本体１２は、Ｓｉ、シリコンカーバイド（ＳｉＣ）、ＧａＮ、サファイア、または他の基板材料によって形成され得る。一例では、基板本体１２は、Ｓｉ基板である。基板本体１２は、例えば１００μｍ以上１５００μｍ以下の厚さを有し得る。一例では、基板本体１２の厚さは、２５０μｍである。基板本体１２は、本体上面１２Ａおよび本体上面１２Ａの反対側に位置する本体下面１２Ｂを有する。基板本体１２の本体上面１２Ａは、導電性基板１１の上面を構成している。電極層１３は、基板本体１２の本体下面１２Ｂに形成されている。電極層１３は、電極上面１３Ａおよび電極上面１３Ａの反対側に位置する電極下面１３Ｂを有する。電極層１３の電極上面１３Ａは、基板本体１２側を向く面であり、基板本体１２の本体下面１２Ｂに固定されている。電極層１３の電極下面１３Ｂは、導電性基板１１の下面およびチップ下面１０Ｂを構成している。図示は省略するが、電極層１３は、トランジスタ１００のソース電極２８に電気的に接続されている。なお、基板本体１２が低抵抗基板である場合には、電極層１３を省略することもできる。この場合、基板本体１２がトランジスタ１００のソース電極２８に電気的に接続されている。低抵抗基板の抵抗値は、例えば、２×１０－２Ωｃｍ以下である。一例では、低抵抗基板は、ＳｉＣ基板である。低抵抗を実現するために、低抵抗基板は、不純物がドーピングされていてもよい。不純物は、例えば、窒素（Ｎ）である。窒化物半導体層１５は、バッファ層１４を介して導電性基板１１上に位置する第１窒化物半導体層１５Ａと、第１窒化物半導体層１５Ａ上に位置する第２窒化物半導体層１５Ｂとを含む。バッファ層１４は、第１窒化物半導体層１５Ａのエピタキシャル成長を容易にすることができる任意の材料によって構成され得る。例えば、バッファ層１４は、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるＡｌ組成を有するグレーデッドＡｌＧａＮ層のうちの少なくとも１つを含み得る。例えば、バッファ層１４は、単一のＡｌＮ層、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成され得る。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。第１窒化物半導体層１５Ａは、例えばＧａＮ層であってよい。第１窒化物半導体層１５Ａは、例えば、０．５μｍ以上２μｍ以下の厚さを有し得る。なお、第１窒化物半導体層１５Ａにおけるリーク電流を抑制するために、第１窒化物半導体層１５Ａの一部に不純物を導入することによって、第１窒化物半導体層１５Ａの表層領域以外を半絶縁性にしてもよい。この場合、不純物は例えばＣであり、第１窒化物半導体層１５Ａ中の不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。第２窒化物半導体層１５Ｂは、第１窒化物半導体層１５Ａよりも大きなバンドギャップを有している。第２窒化物半導体層１５Ｂは、例えばＡｌＧａＮ層であってよい。Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である第２窒化物半導体層１５Ｂは、ＧａＮ層である第１窒化物半導体層１５Ａよりも大きなバンドギャップを有している。例えば、第２窒化物半導体層１５Ｂは、Ａｌ組成比ＸのＡｌＸＧａ（１－Ｘ）Ｎによって構成されている。Ａｌ組成比Ｘは、０．１＜Ｘ＜０．４であってよく、好ましくは０．１＜Ｘ＜０．３であってよい。第２窒化物半導体層１５Ｂは、例えば５ｎｍ以上２０ｎｍ以下の厚さを有し得る。一例では、第２窒化物半導体層１５Ｂの厚さは、８ｎｍ以上である。第１窒化物半導体層１５Ａと第２窒化物半導体層１５Ｂとは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、第１窒化物半導体層１５Ａを構成する窒化物半導体（例えば、ＧａＮ）と第２窒化物半導体層１５Ｂを構成する窒化物半導体（例えば、ＡｌＧａＮ）とは、格子不整合系のヘテロ接合を形成する。第１窒化