Search

JP-2026076891-A - 半導体装置

JP2026076891AJP 2026076891 AJP2026076891 AJP 2026076891AJP-2026076891-A

Abstract

【課題】ＦＬＲ構造で、寸法のばらつきやエッジ表面電荷による耐圧の変動を減少させることができる半導体装置を提供する。 【解決手段】半導体装置７０は、第１導電型の半導体基板１上に、活性領域５０と活性領域５０の周囲を囲む終端領域６０とを備える。活性領域５０に、第１導電型の第１半導体層２と第２導電型の第１半導体領域６とを有する。終端領域６０に、第１半導体層２と複数の第２導電型の第２半導体領域３０とを有する。複数の第２半導体領域３０は、第１半導体領域６を囲むように環状に設けられ、第１半導体領域６側の端から所定本数の第２半導体領域３０の表面中央に第１導電型の第３半導体領域３２が設けられている。 【選択図】図１

Inventors

  • 具 燦淳

Assignees

  • 富士電機株式会社

Dates

Publication Date
20260512
Application Date
20241024

Claims (14)

  1. 第１導電型の半導体基板上に、主電流を流す活性領域と、前記活性領域の周囲を囲む終端領域とを備え、 前記活性領域に、 前記半導体基板上に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、 前記第１半導体層の前記半導体基板側と反対の表面側の表面に設けられた第２導電型の第１半導体領域と、 を有し、 前記終端領域に、 前記第１半導体層と、 前記第１半導体層の表面に接し、離間して設けられた複数の第２導電型の第２半導体領域と、 を有し、 前記複数の第２半導体領域は、前記第１半導体領域を囲むように環状に設けられ、 前記第１半導体領域側の端から所定本数の前記第２半導体領域の表面中央に第１導電型の第３半導体領域が設けられていることを特徴とする半導体装置。
  2. 前記第３半導体領域は、前記第１半導体層の表面から前記第２半導体領域の下面までの１／５以上１／２以下の範囲内に設けられることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３半導体領域は、前記第２半導体領域の端から、前記第２半導体領域の幅の１０％以上２５％以下の距離離れていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第３半導体領域の幅は、前記第２半導体領域の幅の５０％以上８０％以下であることを特徴とする請求項１に記載の半導体装置。
  5. 前記第３半導体領域の不純物濃度は、前記第３半導体領域の所定の位置で前記第１半導体層の不純物濃度の１／１０倍以上１０倍以下であることを特徴とする請求項１に記載の半導体装置。
  6. 前記第３半導体領域の所定の位置は、前記第３半導体領域の深さの中央、かつ前記第３半導体領域の幅の中央であることを特徴とする請求項５に記載の半導体装置。
  7. 前記第３半導体領域の所定の位置は、前記第３半導体領域の深さの中央、かつ前記第３半導体領域の幅を１００％とした場合に前記第３半導体領域の両端から２０％ずつ内側の領域であることを特徴とする請求項５に記載の半導体装置。
  8. 前記第３半導体領域は、前記第３半導体領域の深さの中央より、前記第３半導体領域の表面の方で不純物濃度が高いことを特徴とする請求項１に記載の半導体装置。
  9. 前記第３半導体領域は、最も前記活性領域側の前記第２半導体領域に設けられていることを特徴とする請求項１に記載の半導体装置。
  10. 前記第３半導体領域は、最も前記活性領域側から１／４以上の前記第２半導体領域に設けられていることを特徴とする請求項１に記載の半導体装置。
  11. 前記第３半導体領域は、幅が１．５μｍ以下の前記第２半導体領域に設けられていないことを特徴とする請求項１に記載の半導体装置。
  12. 前記第２半導体領域は、前記第１半導体層の表面から深さ１．０μｍ以上２．０μｍ以下まで設けられていることを特徴とする請求項１に記載の半導体装置。
  13. 前記第２半導体領域は、前記第１半導体層の表面から前記第２半導体領域の下面までの距離に対して、１／２以上３／４以下の範囲内で不純物濃度の最大値をとることを特徴とする請求項１に記載の半導体装置。
  14. 前記第２半導体領域は、前記半導体装置の電極に電気的に接続されておらず、浮遊電位となることを特徴とする請求項１に記載の半導体装置。

Description

この開示は、半導体装置に関する。 従来、エッジ終端部に一定のピッチで設けられるガードリング１１～ガードリング１６と、ガードリング１１～ガードリング１６の底部を接続している埋め込み注入層３０を設けている半導体装置が提案されている（例えば、下記特許文献１参照）。 特許第５６７６００２号公報 実施の形態にかかる炭化珪素半導体装置の上面図である。実施の形態にかかる炭化珪素半導体装置の図１に示す領域Ｚの拡大図である。実施の形態にかかる炭化珪素半導体装置のエッジ終端構造を示すＡ－Ａ’断面図である。実施の形態にかかる炭化珪素半導体装置の活性構造を示すＢ―Ｂ’断面図である。実施の形態にかかる炭化珪素半導体装置の活性構造を示すＣ―Ｃ’断面図である。実施の形態にかかる炭化珪素半導体装置の活性構造を示すＤ－Ｄ’断面図である。従来の炭化珪素半導体装置のＦＬＲのＡｌ濃度の深さ方向分布を示すグラフである。実施の形態にかかる炭化珪素半導体装置のＦＬＲのＡｌ濃度の深さ方向分布を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のエッジ耐圧を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のエッジ表面水平電界強度を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲドーズ量＋１０％のエッジ耐圧を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲドーズ量＋１０％のエッジ表面水平電界強度を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲドーズ量－１０％のエッジ耐圧を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲドーズ量－１０％のエッジ表面水平電界強度を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲ幅＋０．３μｍのエッジ耐圧を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲ幅＋０．３μｍのエッジ表面水平電界強度を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲ幅－０．３μｍのエッジ耐圧を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のＦＬＲ幅－０．３μｍのエッジ表面水平電界強度を示すグラフである。従来および実施の形態にかかる炭化珪素半導体装置のエッジ表面電界分布を示すグラフである。従来の炭化珪素半導体装置の上面図である。従来の炭化珪素半導体装置の図１２に示す領域Ｚの拡大図である。従来の炭化珪素半導体装置のエッジ終端構造を示すＡ－Ａ’断面図である。従来の炭化珪素半導体装置の活性構造を示すＢ－Ｂ’断面図である。従来の炭化珪素半導体装置の活性構造を示すＣ－Ｃ’断面図である。従来の炭化珪素半導体装置の活性構造を示すＤ－Ｄ’断面図である。 ＜本開示の実施形態の概要＞ 上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板上に、主電流を流す活性領域と、前記活性領域の周囲を囲む終端領域とを備える。前記活性領域に、前記半導体基板上に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、前記第１半導体層の前記半導体基板側と反対の表面側の表面に設けられた第２導電型の第１半導体領域と、を有する。前記終端領域に、前記第１半導体層と、前記第１半導体層の表面に接し、離間して設けられた複数の第２導電型の第２半導体領域と、を有する。前記複数の第２半導体領域は、前記第１半導体領域を囲むように環状に設けられ、前記第１半導体領域側の端から所定本数の前記第２半導体領域の表面中央に第１導電型の第３半導体領域が設けられている。 上述した開示によれば、第２半導体領域（ＦＬＲ）の表面に第１半導体層（ｎ-型ドリフト領域）を残した第３半導体領域（ＦＬＲ内ｎ-型領域）を設けることによって電界の集中を緩和する。これにより、従来構造よりさらに耐圧を向上させてエッジでの絶縁破壊リスクを下げるとともに、エッジ表面に電荷が蓄積された際の表面電界強度の上昇を抑制し、放電リスクを抑えることができる。また、ＦＬＲやＦＬＲ内ｎ-型領域の形成にＳｉＣエッチングや高加速のイオン注入を用いないことにより、製造コストを低減することができる。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、前記第１半導体層の表面から前記第２半導体領域の下面までの１／５以上１／３以下の範囲内に設けられることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、前記第２半導体領域の端から、前記第２半導体領域の幅の１０％以上２５％以下の距離離れていることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域の幅は、前記第２半導体領域の幅の５０％以上８０％以下であることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域の不純物濃度は、前記第３半導体領域の所定の位置で前記第１半導体層の不純物濃度の１／１０倍以上１０倍以下であることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域の所定の位置は、前記第３半導体領域の深さの中央、かつ前記第３半導体領域の幅の中央であることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域の所定の位置は、前記第３半導体領域の深さの中央、かつ前記第３半導体領域の幅を１００％とした場合に前記第３半導体領域の両端から２０％ずつ内側の領域であることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、前記第３半導体領域の深さの中央より、前記第３半導体領域の表面の方で不純物濃度が高いことを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、最も前記活性領域側の前記第２半導体領域に設けられていることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、最も前記活性領域側から１／４以上の前記第２半導体領域に設けられていることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第３半導体領域は、幅が１．５μｍ以下の前記第２半導体領域に設けられていないことを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第２半導体領域は、前記第１半導体層の表面から深さ１．０μｍ以上２．０μｍ以下まで設けられていることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第２半導体領域は、前記第１半導体層の表面から前記第２半導体領域の下面までの距離に対して、１／２以上３／４以下の範囲内で不純物濃度の最大値をとることを特徴とする。 また、本開示にかかる半導体装置は、上述した開示において、前記第２半導体領域は、前記半導体装置の電極に電気的に接続されておらず、浮遊電位となることを特徴とする。 ＜本開示の基礎となる知見＞ 最初に、従来の半導体装置の課題について説明する。半導体装置では、オン時に電流の流れる活性領域の周囲を囲み、耐圧構造を有するエッジ終端領域が設けられている。パワー半導体装置では、耐圧構造は、ｎ型基板の表面にｐ型の構造を形成することにより作製される。炭化珪素（ＳｉＣ）を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）では、主に空間変調ＪＴＥ（接合終端拡張：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造、ＦＬＲ構造またはそれらを組み合わせた構造が用いられている。 エッジ終端領域の耐圧構造は、活性領域端での電界集中を緩和することによってエッジ耐圧を活性領域以上とする役割を持つ。これにより、エッジ終端領域よりも面積の広い活性領域で絶縁破壊が起こるようにしてチップの熱破壊リスクを低減するとともに、エッジ終端領域の表面に蓄積される電荷の影響を低減して耐圧を安定させることができる。 空間変調ＪＴＥ構造は、パターンをもったｐ型領域（ＪＴＥ）により構造的な濃度分布を形成し、電界集中を防ぐ。ＦＬＲ構造はｐ型領域を表面から見てリング状に配置することによって電界を分散させ、耐圧を得る。さらに、活性領域側にＦＬＲを配置し、それを覆う形でＪＴＥを組み合わせた構造も考えられる。 空間変調ＪＴＥ構造は、寸法のばらつきやエッジ終端領域の表面電荷の影響を小さくできる一方、活性領域の形成プロセスと別に複数回のイオン注入が必要であるため、製造コストが高い。また、不純物が拡散しにくいＳｉＣでは、活性領域と同等の深さを確保するために表面ＳｉＣのエッチングまたは高い加速エネルギーでのイオン注入が必要となり、このことも製造コストの上昇につながる。また、ＦＬＲ構造ではイオン注入が１回で済み、活性領域のｐ型領域との一括形成も可能であるため製造コストは比較的低いもの、寸法のばらつきやエッジ表面電荷による耐圧の変動が大きい。 図１２は、従来の炭化珪素半導体装置１７０の上面図である。図１３は、従来の炭化珪素半導体装置１７０の図１２に示す領域Ｚの拡大図である。図１３は、従来の炭化珪素半導体装置の図１２に示す領域Ｚの拡大図である。 図１２の炭化珪素半導体装置１７０は、活性領域１５０と、活性領域１５０を囲むエッジ終端領域１６０と、活性領域１５０とエッジ終端領域１６０との間に境界領域１５５とを有する。活性領域１５０はオン状態のときに電流が流れる領域であり、エッジ終端領域１６０はｎ-型ドリフト領域１０２のおもて面側の電界を緩和し耐圧を保持する領域である。境界領域１５５は、活性領域１５０とエッジ終端領域１６０とを接続する領域である。本例では、境界領域１５５を囲むように複数のＦＬＲ１３１で構成されたＦＬＲ構造１３０がエッジ終端領域１６０に設けられている。境界領域１５５には、ゲート配線（不図示）が設けられ、ゲートパッド１１２に接続している。ハッチングで示した領域はソース電極１１６である。ソース電極１１６は、活性領域１５０から境界領域１５５にわたって設けられている。 図１３は、図１２の領域Ｚを拡大した図であり、後述する図１５Ａ～図１５ＣのＥ－Ｅ’線の深さ位置での平面図である。活性領域１５０には、ストライプ状に設けられたトレンチ１２５とその内部にゲート絶縁膜（不図示）を介して設けられたゲート電極１１３、ｎ++型ソース領域１０７、ｐ++型コンタクト領域１０６が設けられている。トレンチ１２５の延伸方向における活性領域１５０と境界領域１５５の境界は、最もエッジ終端領域１６０側のｎ++型ソース領域１０７の端部である。トレンチ１２５の延伸方向に垂直な方向における活性領域１５０と境界領域１５５の境界は、最もエッジ終端領域１６０側に設けられたトレンチ１２５の中心である。なお、図１３のハッチングで示した領域は、ｐ++型コンタクト領域１０６である。 図１４は、従来の炭化珪素半導体装置のエッジ終端構造を示すＡ－Ａ’断面図である。図１５Ａは、従来の炭化珪素半導体装置の活性構造を示すＢ－Ｂ’断面図である。図１５Ｂは、従来の炭化珪素半導体装置の活性構造を示すＣ－Ｃ’断面図である。図１５Ｃは、従来の炭化珪素半導体装置の活性構造を示すＤ－Ｄ’断面図である。図１４～図１５ＣのＥ－Ｅ’線は、図１３の平面図の深さ位置を示している。 図１４は、図１２に示すＡ－Ａ’断面であり、境界領域１５５とエッジ終端領域１６０を示す。境界領域１５５とエッジ終端領域１６０との境界は、トレンチ間ｐ+型部分領域１０４のエッジ終端領域１６０側の端部である。図１５Ａは、図１３に示すＢ－Ｂ’断面であり、トレンチ１２５の延伸方向に垂直な方向において、ｐ++型コンタクト領域１０６が設けられた箇所の境界領域１５５と活性領域１５０との境界の断面図を示す。図１