Search

JP-2026076964-A - 集積回路においてデータに対してセキュリティ検証を行う方法、装置及び媒体

JP2026076964AJP 2026076964 AJP2026076964 AJP 2026076964AJP-2026076964-A

Abstract

【課題】本開示の実施例は、集積回路においてデータに対してセキュリティ検証を行う方法、装置及び媒体を開示する。 【解決手段】集積回路においてデータに対してセキュリティ検証を行う方法は、書き込みポインタに対応するアドレスに基づいて、第１組のデータが集積回路に位置する第１メモリに書き込まれる場合の第１アドレスセグメントを決定するステップと、前記第１組のデータを前記第１アドレスセグメントの前記第１メモリにおける記憶空間に格納するステップと、前記第１組のデータに基づいて、目標符号化データを決定するステップと、前記目標符号化データを前記集積回路に位置する第２メモリに格納するステップであって、前記第１メモリは、前記第２メモリと異なるステップと、前記目標符号化データに基づいて、前記第１メモリから読み取られた第２組のデータに対してセキュリティ検証を行うステップと、を含む。 【選択図】図２

Inventors

  • チェン、チェン
  • リー、チン
  • ヤン、ルイチー
  • リー、スーチー
  • チン、リンファン
  • カン、ポー
  • リー、ウェンシン

Assignees

  • 地平▲線▼征程（上海）科技有限公司

Dates

Publication Date
20260512
Application Date
20250926
Priority Date
20241024

Claims (10)

  1. 書き込みポインタに対応するアドレスに基づいて、第１組のデータが集積回路に位置する第１メモリに書き込まれる場合の第１アドレスセグメントを決定するステップと、 前記第１組のデータを前記第１アドレスセグメントの前記第１メモリにおける記憶空間に格納するステップと、 前記第１組のデータに基づいて、目標符号化データを決定するステップと、 前記目標符号化データを前記集積回路に位置する第２メモリに格納するステップであって、前記第１メモリは、前記第２メモリと異なるステップと、 前記目標符号化データに基づいて、前記第１メモリから読み取られた第２組のデータに対してセキュリティ検証を行うステップと、を含む、 集積回路においてデータに対してセキュリティ検証を行う装置により実行される、集積回路においてデータに対してセキュリティ検証を行う方法。
  2. 前記第１組のデータに基づいて、目標符号化データを決定するステップは、 前記第１組のデータに対して符号化演算処理を実行し、前記第１組のデータに対応するデータコードを得るステップと、 予め設定された数の前記データコードに基づいて、前記目標符号化データを決定するステップと、を含む、請求項１に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  3. 予め設定された数の前記データコードに基づいて、前記目標符号化データを決定するステップは、 前記書き込みポインタに対して数値を累計し、前記書き込みポインタの累計量に基づいて前記データコードの数を決定するステップと、 前記データコードの数と予め設定された数との関係に基づいて、前記予め設定された数の前記データコードを処理し、前記目標符号化データを得るステップと、を含む、請求項２に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  4. 前記目標符号化データに基づいて、前記第１メモリから読み取られた第２組のデータに対してセキュリティ検証を行うステップは、 前記第１メモリから第２組のデータを読み取るステップと、 前記第２組のデータに基づいて、出力符号化データを決定するステップと、 前記出力符号化データと前記第２組のデータに対応する目標符号化データとの関係に基づいて、前記第２組のデータの完全性を決定するステップと、を含む、請求項１～３のいずれか１項に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  5. 前記第１メモリから第２組のデータを読み取るステップは、 読み出しポインタに対応する第２アドレスセグメントに基づいて、前記第２アドレスセグメントの前記第１メモリにおける記憶空間からデータを読み取り、前記読み出しポインタに対して数値の累計を行うステップと、 前記数値の累計結果に基づいて予め設定された数の読み取りデータを決定し、前記第２組のデータを得るステップと、を含む、請求項４に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  6. 前記第２組のデータに基づいて、出力符号化データを決定するステップは、 前記第２組のデータに対して少なくとも１回の符号化演算処理を実行し、少なくとも１つの演算コードを得るステップと、 前記少なくとも１つの演算コードに基づいて、前記出力符号化データを決定するステップと、を含む、請求項５に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  7. 前記出力符号化データと前記第２組のデータに対応する目標符号化データとの関係に基づいて、前記第２組のデータの完全性を決定するステップは、 前記第２組のデータの前記第２メモリにおける対応する目標符号化データを決定するステップと、 読み取り符号化データと前記目標符号化データとの差分に基づいて、前記第２組のデータの完全性を決定するステップと、を含む、請求項５に記載の集積回路においてデータに対してセキュリティ検証を行う方法。
  8. 書き込みポインタに対応するアドレスに基づいて、第１組のデータが集積回路に位置する第１メモリに書き込まれる場合の第１アドレスセグメントを決定するためのアドレス決定モジュールと、 前記第１組のデータを前記第１アドレスセグメントの前記第１メモリにおける記憶空間に格納するためのデータ記憶モジュールと、 前記第１組のデータに基づいて、目標符号化データを決定するためのデータ符号化モジュールと、 前記目標符号化データを前記集積回路に位置する第２メモリに格納するためのコード書き込みモジュールであって、前記第１メモリは、前記第２メモリと異なるコード書き込みモジュールと、 前記目標符号化データに基づいて、前記第１メモリから読み取られた第２組のデータに対してセキュリティ検証を行うためのセキュリティ検証モジュールと、を含む、集積回路においてデータに対してセキュリティ検証を行う装置。
  9. プロセッサにより実行されると、請求項１～３のいずれか１項に記載の集積回路においてデータに対してセキュリティ検証を行う方法を実行するコンピュータプログラムが記憶されている、コンピュータ読み取り可能な記憶媒体。
  10. プロセッサと、 前記プロセッサが実行可能な命令を記憶するためのメモリと、を含み、 前記プロセッサは、前記メモリから前記実行可能な命令を読み取って実行して、請求項１～３のいずれか１項に記載の集積回路においてデータに対してセキュリティ検証を行う方法を実現するために用いられる、 電子機器。

Description

本開示は、集積回路におけるデータ処理技術に関し、特に集積回路においてデータに対してセキュリティ検証を行う方法、装置及び媒体である。 車載アプリケーションにおいて、高速車載チップ（例えば、車載ＳｏＣチップ、ワンチップマイコンチップ、イーサネットチップ）には、大量のデータ交換があり、データを一時的にキャッシュし、速度の不整合などの問題を解決するために、大量の先入れ先出し（ＦＩＦＯ、Ｆｉｒｓｔ Ｉｎｐｕｔ Ｆｉｒｓｔ Ｏｕｔｐｕｔ）メモリが必要とされる。ＦＩＦＯメモリは、システムのバッファ段階であり、ＦＩＦＯメモリがなければ、高速車載チップ全体は正常に動作できず、ＦＩＦＯメモリのデータは、利用される場合、セキュリティ保護される必要があり、どのように低コストでＦＩＦＯメモリのセキュリティ保護を実現するかは早急に解決しなければならない技術的問題である。 本開示の上記及び他の目的、特徴及び利点は、図面に合わせて本開示の実施例に対してより詳細な説明を行うことにより、より明らかになる。図面は、本開示の実施例をよりよく理解するために用いられ、明細書の一部を構成し、本開示の実施例とともに本開示を説明するために用いられ、本開示を限定するものではない。図面において、同一の符号は、通常、同一構成要素又はステップを示している。 本開示の１つの例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行うシステムの構造模式図である。 本開示の１つの例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う方法のフローチャートである。 本開示の図２に示す実施例におけるステップ２０６のフローチャートである。 本開示の図３に示す実施例におけるステップ２０６２のフローチャートである。 本開示の図２に示す実施例におけるステップ２１０のフローチャートである。 本開示の別の例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う方法のフローチャートである。 本開示の１つの例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う装置の構造模式図である。 本開示の別の例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う装置の構造模式図である。 本開示の別の例示的な実施例にて提供されるデータ符号化モジュールの構造模式図である。 本開示のさらに別の例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う装置の構造模式図である。 本開示のさらに別の例示的な実施例にて提供されるセキュリティ検証モジュールの構造模式図である。 本開示の１つの例示的な実施例にて提供される電子機器の構造図である。 本開示を説明するために、以下、図面を参照して本開示の例示的な実施例を詳細に説明し、明らかに、説明された実施例は、全ての実施例ではなく、本開示の一部の実施例に過ぎず、本開示は、ここで説明される例示的な実施例に限定されないことを理解されたい。 これらの実施例に述べられる構成要素及びステップの相対的な配置、数式及び数値は、特に具体的に説明しない限り、本開示の範囲を制限しないことに留意されたい。 出願の概要 本開示を実現する過程において、発明者らは、集積回路（例えば、高速車載チップなど）には、データのキャッシュ、搬送、演算速度の整合などに用いられる大量のＦＩＦＯメモリが有する可能性があることを発見した。ＦＩＦＯメモリの機能は、１）連続的なデータストリームをキャッシュし、プッシュ及び記憶操作を行う時にデータを紛失することを防止することと、２）データをまとめてプッシュ及び記憶を行い、データをまとめて処理することにより、本来複数回のバス操作を必要とするプッシュ及び記憶を１回のバス操作で完了し、頻繁なバス操作を回避することができ、ＣＰＵの負担を軽減することと、３）システムがダイレクトメモリアクセス（ＤＭＡ、Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）操作を行うことを許可し、データの伝送速度を向上させることと、を含む。このため、ＦＩＦＯメモリからデータを読み取る時に、セキュリティ検証を行うことが必要である。ＦＩＦＯメモリのビット幅が広く、且つ深さが非常に深い場合、従来の方法でＦＩＦＯメモリに記憶されたデータに対してセキュリティ検証を行うには、多くのデータビット幅を占用することが必要である。上記問題を解決するために、本開示は、集積回路においてデータに対してセキュリティ検証を行う方法を提供し、ＦＩＦＯメモリに記憶されたデータに対してセキュリティ検証を行う時に占有するビット幅を小さくし、チップ面積及び集積回路のコストを削減する。 例示的な方法 図１は、本開示の１つの例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行うシステムの構造模式図である。図１に示すように、本開示の実施例にて提供されるシステムは、第１メモリ１０１及び第２メモリ１０２を含む。 第１メモリ１０１は、ＦＩＦＯメモリであり、インタラクティブデータを記憶するために用いられ、ここで、データを読み出す時、データが格納された順に読み出し、すなわち、先にＦＩＦＯメモリに格納されたデータが先に読み出される。例えば、図には、データストリームの方向が上から下であることが示されており、この場合に、最初に第１メモリ１０１に入力された入力データ（ｉｎｐｕｔ ｄａｔａ）は、最下方（図中の番号が１の記憶空間）に格納され、後続に格納されたデータは、第１メモリ１０１における記憶空間の順に従って順次記憶される（順序を表記するために、図において、番号１、２、３…ｎ－２、ｎ－１、ｎの順に従って第１メモリ１０１における記憶アドレスをソートする）。第１メモリからデータを読み出す時、記憶空間の順に従って読み取り、先に格納されたデータが先に読み出される。 第２メモリ１０２は、第１メモリ１０１にデータが格納された時、入力データ（ｉｎｐｕｔ ｄａｔａ）に対応する符号化データを記憶する。第１メモリ１０１から出力データ（ｏｕｔｐｕｔ ｄａｔａ）を読み取る時、第２メモリ１０２から出力データに対応する符号化データを読み取り、該当出力データの完全性を検証する。 例示的な方法 図２は、本開示の１つの例示的な実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う方法のフローチャートである。本実施例は、車載集積回路などの電子機器に適用することができ、図２に示すように、以下のステップ２０２～２１０を含む。 ステップ２０２において、書き込みポインタに対応するアドレスに基づいて、第１組のデータが集積回路に位置する第１メモリに書き込まれる場合の第１アドレスセグメントを決定する。 ここで、ポインタは、データのメモリにおける位置を説明し、記憶空間を占めるエンティティの該当空間の開始位置に対する相対距離値を示し、書き込みポインタは、データ書き込み時に対応するポインタである。本実施例では、第１アドレスセグメントは、開始アドレス及び終了アドレスにより決定される。選択的に、書き込みポインタにより第１メモリにおける、書き込み対象のデータの第１アドレスセグメントの開始アドレスを示し、選択的に、第１アドレスセグメントの大きさは、第１組のデータの大きさにより決定されることができ、すなわち、書き込みポインタにより第１アドレスセグメントの開始アドレスを決定し、該当開始アドレスから第１組のデータの大きさを累積して第１アドレスセグメントの終了アドレスを得って、第１アドレスセグメントを決定する。 ステップ２０４において、第１組のデータを第１アドレスセグメントの第１メモリにおける記憶空間に格納する。 一実施例において、第１メモリは、ＦＩＦＯメモリであってもよく、第１メモリにおける記憶空間は、アドレスと対応関係があり、例えば、第１アドレスセグメントに対応する開始アドレス及び終了アドレスに基づいて、対応する一定の大きさの記憶空間を検索することができ、例えば、第１メモリの記憶可能なバイト量は、２５６バイトであり、第１アドレスセグメントは、００００００００（開始アドレス）から０００００１１０（終了アドレス）までであり、記憶空間における第０バイトから第６バイトまでに対応し、この時に、第０バイトから第６バイトまでの記憶空間に基づいて第１組のデータを記憶する。 ステップ２０６において、第１組のデータに基づいて、目標符号化データを決定する。 選択的に、第１組のデータに対して少なくとも１回の符号化処理を行って目標符号化データを得、ここで、符号化方法は、巡回冗長検査方法（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ、ＣＲＣ）、ハッシュエンコーディング方法、圧縮符号化方法、識別子付与符号化方法などを含むが、それらに限定されず、得られた目標符号化データは、巡回冗長検査コード、ハッシュコード、圧縮コード、識別子コードなどを含むがそれらに限定されない。 ステップ２０８において、目標符号化データを集積回路に位置する第２メモリに格納する。 ここで、第１メモリと第２メモリとは異なる。第１メモリ及び第２メモリは、異なるデータを記憶するために用いられ、第１メモリと第２メモリとの間は、互いに独立し、第１組のデータと目標符号化データとの独立した記憶を実現する。選択的に、第２メモリのメモリのタイプは、第１メモリと同一であってもよく、異なってもよく、例えば、第２メモリは、ＦＩＦＯメモリであってもよい。 ステップ２１０において、目標符号化データに基づいて、第１メモリから読み取られた第２組のデータに対してセキュリティ検証を行う。 従来技術において、データは伝送中に様々な干渉及び誤差に直面することがあり、例えば、データの紛失、データの改ざんなどの状況が挙げられる。有効な検査が行わなければ、これらのデータエラーは、システムの運転異常、ひいては崩壊を引き起こす可能性がある。そのため、ＦＩＦＯにおいて、データ検査は特に重要であり、本開示の実施例は、目標符号化データに基づいて第２組のデータに対してセキュリティ検証を行うことにより、データに対する有効なセキュリティ検証を実現する。 本実施例におけるデータセキュリティ検証は、データ完全性検証であってもよく、データ完全性検証は、データ伝送中に検証コード又は検証値を増加する方式により実現される。送信側は、データを送信する時に検証コードを計算し、受信側は、データを受信した後に検証コードを再計算して照合し、それにより、データの完全性をチェックする。 本願の実施例にて提供される集積回路においてデータに対してセキュリティ検証を行う方法は、第１組のデータを第１メモリにおける記憶空間に記憶する時、第１組のデータに対応する目標符号化データを第２メモリに格納し、第１メモリにおける第２組のデータを読み取る時、独立して記憶された目標符号化データによりデータ検証を行い、データ検証に用いられる目標符号化データと第１組のデータは異なるメモリに記憶されるため、第１組のデータと目標符号化データを共に記憶することを回避し、そのため、第１メモリに記憶されるデータの数を減少させ、それにより、データ伝送時のデータビット幅を減少させ、データ検証のコストを低減し、低コストのデータ検証を実現する。 図３に示すように、上記図２に示す実施例の上で、ステップ２０６は、以下のステップ２０６１、２０６２を含むことができる。 ステップ２０６１において、第１組のデータに対して符号化演算処理を実行し、第１組のデータに対応