JP-2026077170-A - 窒化物半導体装置、窒化物半導体装置の製造方法

Abstract

【課題】ソース電極およびドレイン電極と２ＤＥＧとの接触抵抗を低減すること。 【解決手段】窒化物半導体装置１０において、第１ソース開口３６Ａの第１側壁５２は、ソースコンタクト部４０Ａの側面４３Ｂに接する第１ソース接触領域５６を含む。第１ドレイン開口３８Ａの第１側壁５２は、ドレインコンタクト部４２Ａの側面４３Ｂに接する第１ドレイン接触領域５６を含む。第１ソース接触領域５６および第１ドレイン接触領域５６は、ドナー型不純物を含み、Ｚ軸方向において、電子走行層２４と電子供給層２６とに連続的に設けられている。第１ソース開口および第１ドレイン開口３８Ａの底部５０は、ソースコンタクト部４０Ａおよびドレインコンタクト部４２Ａの下面４３Ａ，４３Ａと接する下面接触領域６０，６０を含む。下面接触領域６０，６０は、第１ドレイン接触領域５６および第１ソース接触領域５６よりもドナー型不純物の不純物濃度が低い。 【選択図】図３

Inventors

• 大嶽 浩隆

Assignees

• ローム株式会社

Dates

Publication Date

20260513

Application Date

20241025

Claims (19)

1. 電子走行層と、 前記電子走行層上に設けられ、前記電子走行層よりも大きいバンドギャップを有する電子供給層と、 前記電子走行層上に設けられたゲート電極と、 前記電子走行層の厚さ方向から視て前記ゲート電極を挟むように配置され、且つ前記電子供給層を貫通し、前記電子走行層の内部に達している第１ソース開口および第１ドレイン開口と、 前記第１ソース開口に配置されたソース電極と、 前記第１ドレイン開口に配置されたドレイン電極と、 を含み、 前記ソース電極は、前記第１ソース開口内において前記電子走行層と接するソースコンタクト部を含み、 前記ドレイン電極は、前記第１ドレイン開口内において前記電子走行層と接するドレインコンタクト部を含み、 前記第１ソース開口の第１側壁は、前記ソースコンタクト部の側面に接する第１ソース接触領域を含み、 前記第１ドレイン開口の第１側壁は、前記ドレインコンタクト部の側面に接する第１ドレイン接触領域を含み、 前記第１ソース接触領域および前記第１ドレイン接触領域は、ドナー型不純物を含み、前記厚さ方向において、前記電子走行層と前記電子供給層とに連続的に設けられており、 前記第１ソース開口および前記第１ドレイン開口の底部は、前記ソースコンタクト部および前記ドレインコンタクト部の下面と接する下面接触領域を含み、 前記下面接触領域は、前記第１ドレイン接触領域および前記第１ソース接触領域よりも前記ドナー型不純物の不純物濃度が低い、 窒化物半導体装置。
2. 前記ドナー型不純物は、Ｓｉである、請求項１に記載の窒化物半導体装置。
3. 前記下面接触領域は、前記ドナー型不純物を含まない、 請求項１に記載の窒化物半導体装置。
4. 前記電子供給層と前記ゲート電極を覆うパッシベーション層を含み、 前記パッシベーション層は、前記第１ソース開口と連通する第２ソース開口と、前記第１ドレイン開口と連通する第２ドレイン開口と、を含み、 前記ソースコンタクト部は、前記第１ソース開口内および前記第２ソース開口内に配置されており、前記第２ソース開口の第２側壁に接しており、 前記ドレインコンタクト部は、前記第１ドレイン開口内および前記第２ドレイン開口内に配置されており、前記第２ドレイン開口の第２側壁に接している、 請求項１から請求項３のいずれか一項に記載の窒化物半導体装置。
5. 前記第２ソース開口の第２側壁は、前記ソースコンタクト部の側面と接する第２ソース接触領域を含み、 前記第２ドレイン開口の第２側壁は、前記ドレインコンタクト部の側面と接する第２ドレイン接触領域を含み、 前記第２ソース接触領域および前記第２ドレイン接触領域は、前記ドナー型不純物を含む、 請求項４に記載の窒化物半導体装置。
6. 前記ドレイン電極は、前記パッシベーション層の前記第２ドレイン開口の周縁部上に設けられたドレイン延出部を含み、 前記ソース電極および前記ドレイン電極が配置された方向を第１方向とし、 前記第１方向において、前記第１ドレイン接触領域の第１幅は前記ドレイン延出部の第２幅よりも小さい、 請求項４に記載の窒化物半導体装置。
7. 前記ドレイン延出部の第２幅は２００ｎｍ以下であり、前記第１ドレイン接触領域の第１幅は１５０ｎｍ以下である、 請求項６に記載の窒化物半導体装置。
8. 前記パッシベーション層の上に設けられ、平面視で前記ゲート電極と前記ドレイン電極との間の領域に少なくとも部分的に延在しており、前記ソース電極に電気的に接続されたフィールドプレート電極を含む、 請求項４に記載の窒化物半導体装置。
9. 前記パッシベーション層は、ＳｉＮを含む材料により構成されている、 請求項４に記載の窒化物半導体装置。
10. 前記電子走行層の上面から前記第１ソース開口の前記底部までの第１深さは、５０ｎｍ以下である、 前記電子走行層の上面から前記第１ドレイン開口の前記底部までの第２深さは、５０ｎｍ以下である、 請求項１に記載の窒化物半導体装置。
11. 前記第１深さおよび前記第２深さは、前記電子供給層の厚さ以上である、 請求項１０に記載の窒化物半導体装置。
12. 前記厚さ方向に対する前記第１側壁の傾斜角度は、０°以上１５°以下である、 請求項１に記載の窒化物半導体装置。
13. 前記第１側壁は、前記ソース電極と前記ドレイン電極とが前記ゲート電極を挟むように配置された方向における開口幅が前記電子供給層の上面から前記底部に向けてが小さくなるように傾斜している、 請求項１に記載の窒化物半導体装置。
14. 第１面と、前記第１面とは反対側の第２面と、を含む半導体基板と、 前記第１面上に設けられたバッファ層と、 を含み、 前記電子走行層は、前記バッファ層の上に設けられている、 請求項１に記載の窒化物半導体装置。
15. 前記第１ドレイン開口の底面から前記半導体基板の前記第１面までの縦方向絶縁層厚は、６００ｎｍ以上１．３μｍ以下である、 請求項１４に記載の窒化物半導体装置。
16. 前記電子供給層の上に設けられ、アクセプタ型不純物を含むゲート層を含み、 前記ゲート電極は、前記ゲート層の上に設けられている、 請求項１に記載の窒化物半導体装置。
17. 前記ゲート電極は、ＴｉＮを含む材料により構成されている、 請求項１に記載の窒化物半導体装置。
18. 前記ソース電極および前記ドレイン電極は、前記電子走行層および前記電子供給層と接し、Ｔｉを含む材料により構成された第１金属層を含む、 請求項１に記載の窒化物半導体装置。
19. 電子走行層を形成すること、 前記電子走行層上に、前記電子走行層よりも大きいバンドギャップを有する電子供給層を形成すること、 前記電子走行層上にゲート電極を形成すること、 前記電子走行層の厚さ方向から視て前記ゲート電極を挟むように、前記電子供給層および前記電子走行層にドナー型不純物を注入してソースドープ領域およびドレインドープ領域を形成すること、 前記ソースドープ領域を貫通する第１ソース開口を形成するとともに、前記ドレインドープ領域を貫通する第１ドレイン開口を形成することと、 前記第１ソース開口内に配置されたソースコンタクト部を含むソース電極と、前記第１ドレイン開口内に配置されたドレインコンタクト部を含むドレイン電極と、を形成すること、 を含み、 前記第１ソース開口および前記第１ドレイン開口は、前記電子供給層の上面から前記電子供給層を貫通して前記電子走行層内に達しており、 前記ソースドープ領域によって前記ソースコンタクト部の側面に接する第１ソース接触領域が構成され、 前記ドレインドープ領域によって前記ドレインコンタクト部の側面に接する第１ドレイン接触領域が構成される、 窒化物半導体装置の製造方法。

Description

本開示は、窒化物半導体装置、窒化物半導体装置の製造方法に関する。 ２次元電子ガス（2-Dimensional Electron Gas：２ＤＥＧ）をチャネルに用いた窒化物半導体装置が知られている。特許文献１には、電子供給層と接触しているソース電極及びドレイン電極を有する窒化物半導体装置が開示されている。 特開２０１７－７３５０６号公報 ［概要］ ところで、ソース電極およびドレイン電極と２ＤＥＧとの接触抵抗を低減することが望まれる。 本開示の一態様である窒化物半導体装置は、電子走行層と、前記電子走行層上に設けられ、前記電子走行層よりも大きいバンドギャップを有する電子供給層と、前記電子走行層上に設けられたゲート電極と、前記電子走行層の厚さ方向から視て前記ゲート電極を挟むように配置され、且つ前記電子供給層を貫通し、前記電子走行層の内部に達している第１ソース開口および第１ドレイン開口と、前記第１ソース開口に配置されたソース電極と、前記第１ドレイン開口に配置されたドレイン電極と、を含み、前記ソース電極は、前記第１ソース開口内において前記電子走行層と接するソースコンタクト部を含み、前記ドレイン電極は、前記第１ドレイン開口内において前記電子走行層と接するドレインコンタクト部を含み、前記第１ソース開口の第１側壁は、前記ソースコンタクト部の側面に接する第１ソース接触領域を含み、前記第１ドレイン開口の第１側壁は、前記ドレインコンタクト部の側面に接する第１ドレイン接触領域を含み、前記第１ソース接触領域および前記第１ドレイン接触領域は、ドナー型不純物を含み、前記厚さ方向において、前記電子走行層と前記電子供給層とに連続的に設けられており、前記第１ソース開口および前記第１ドレイン開口の底部は、前記ソースコンタクト部および前記ドレインコンタクト部の下面と接する下面接触領域を含み、前記下面接触領域は、前記第１ドレイン接触領域および前記第１ソース接触領域よりも前記ドナー型不純物の不純物濃度が低い。 図１は、一実施形態に係る例示的な窒化物半導体装置の概略平面図である。図２は、図１の窒化物半導体装置の内部構造の一部分を拡大して示す概略平面図である。図３は、図２のＦ３－Ｆ３線に沿った窒化物半導体装置の概略断面図である。図４は、図３の窒化物半導体装置の一部分を拡大して示す概略断面図である。図５は、図３の窒化物半導体装置の一部分を拡大して示す概略断面図である。図６は、比較例の窒化物半導体装置を示す概略断面図である。図７は、図３の窒化物半導体装置の例示的な製造工程を示す概略断面図である。図８は、図７に続く例示的な製造工程を示す概略断面図である。図９は、図８に続く例示的な製造工程を示す概略断面図である。図１０は、図９に続く例示的な製造工程を示す概略断面図である。図１１は、図１０に続く例示的な製造工程を示す概略断面図である。図１２は、図１１に続く例示的な製造工程を示す概略断面図である。図１３は、図１２に続く例示的な製造工程を示す概略断面図である。図１４は、図１３に続く例示的な製造工程を示す概略断面図である。図１５は、図１４に続く例示的な製造工程を示す概略断面図である。図１６は、図１５に続く例示的な製造工程を示す概略断面図である。図１７は、図１６に続く例示的な製造工程を示す概略断面図である。図１８は、図１７に続く例示的な製造工程を示す概略断面図である。図１９は、図１８に続く例示的な製造工程を示す概略断面図である。図２０は、変更例の窒化物半導体装置を示す概略断面図である。図２１は、変更例の窒化物半導体装置を示す概略断面図である。 ［詳細な説明］ 以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。 以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。 ＜実施形態＞ 図１から図５を参照して、実施形態の窒化物半導体装置１０について説明する。 図１は、実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、図１の窒化物半導体装置１０の内部構造の一部分を拡大して示す概略平面図である。図３は、図２のＦ３－Ｆ３線に沿った窒化物半導体装置１０の概略断面図である。図４は、図３の窒化物半導体装置１０の一部分を拡大して示す概略断面図である。図５は、図３の窒化物半導体装置１０の一部分を拡大して示す概略断面図である。 ［窒化物半導体装置の概略全体構成］ 図１に示すように、窒化物半導体装置１０は、チップ本体１２を含む。チップ本体１２は、例えば矩形平板状である。チップ本体１２は、第１面１２Ａと、第１面１２Ａとは反対側の第２面１２Ｂと、を含む。第１面１２Ａおよび第２面１２Ｂは、チップ本体１２の主面ということができる。なお、図１および他の図面に示される互いに直交するＸＹＺ軸のＺ軸方向は、チップ本体１２の第１面１２Ａと直交する方向である。本開示で使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向において上方から窒化物半導体装置１０を視ることをいう。 窒化物半導体装置１０は、少なくとも１つのゲートパッド１４と、少なくとも１つのソースパッド１６と、少なくとも１つのドレインパッド１８と、を含む。図１に示す例では、窒化物半導体装置１０は、１つのゲートパッド１４と、複数のソースパッド１６と、複数のドレインパッド１８と、を含む。ゲートパッド１４、複数のソースパッド１６、および複数のドレインパッド１８は、チップ本体１２の第１面１２Ａに配置されている。これらパッド１４，１６，１８は、窒化物半導体装置１０の外部接続端子として使用され得る。 ゲートパッド１４、ソースパッド１６、およびドレインパッド１８の各々は、平面視において例えば矩形状である。ゲートパッド１４は、例えば第１面１２Ａの１つの角部に配置され得る。ソースパッド１６およびドレインパッド１８の各々は、平面視においてＹ軸方向に延びている。ソースパッド１６およびドレインパッド１８は、Ｙ軸方向と直交するＸ軸方向に１つずつ交互に配置されている。このように、ソースパッド１６およびドレインパッド１８の各々は、平面視においてこれらパッド１６，１８が配列されたＸ軸方向と直交するＹ軸方向に延びているといえる。なお、平面視におけるゲートパッド１４、ソースパッド１６、およびドレインパッド１８の各々の形状は任意に変更可能である。また、ゲートパッド１４、ソースパッド１６、およびドレインパッド１８の配置態様は任意に変更可能である。 ［窒化物半導体装置の概略構造］ 図３に示すように、窒化物半導体装置１０は、窒化物半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）として構成されている。窒化物半導体装置１０は、半導体基板２０と、半導体基板２０上に設けられたバッファ層２２と、バッファ層２２上に設けられた電子走行層２４と、電子走行層２４上に設けられた電子供給層２６と、を含む。バッファ層２２、電子走行層２４、および電子供給層２６は、窒化物半導体層２１を構成する。窒化物半導体装置１０は、半導体基板２０と、半導体基板２０上に設けられた窒化物半導体層２１と、を含むといえる。 半導体基板２０は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、または他の基板材料によって構成され得る。一例では、半導体基板２０はＳｉ基板である。半導体基板２０の厚さは、例えば１００μｍ以上１５００μｍ以下とすることができる。一例では、半導体基板２０の厚さは、２００μｍである。なお、Ｚ軸方向は、半導体基板２０の厚さ方向に対応する。 半導体基板２０は、第１面２０Ａと、第１面２０Ａとは反対側の第２面２０Ｂと、を含む。半導体基板２０の第２面２０Ｂは、チップ本体１２の第２面１２Ｂを構成している。 窒化物半導体装置１０は、裏面電極４６を含むことができる。裏面電極４６は、半導体基板２０の第２面２０Ｂに設けられている。一例では、裏面電極４６は、半導体基板２０の第２面２０Ｂの全体、つまりチップ本体１２の第２面１２Ｂの全体を覆っていてよい。裏面電極４６は、ソースパッド１６と電気的に接続されている。一例では、裏面電極４６は、図１に示す接続配線４８によって、ソースパッド１６と電気的に接続されている。裏面電極４６は、裏面ソース電極ということもできる。なお、図１に示す接続配線４８は、裏面電極４６をソース電位とするための一例である。したがって、接続配線４８は、ソースパッド１６と半導体基板２０とを接続する構成としてもよく、裏面電極４６は、半導体基板２０と接続配線４８とを通してソースパッド１６と電気的に接続される。また、接続配線４８は、半導体基板２０と図２に示すソース配線１０４とを電気的に接続する構成であってもよく、裏面電極４６と図２に示すソース配線１０４とを電気的に接続する構成であってもよい。裏面電極４６は、省略されてもよい。 バッファ層２２は、半導体基板２０の第１面２０Ａに接している。バッファ層２２は、半導体基板２０と電子走行層２４との間の熱膨張係数の不整合によるウエハ反りおよびクラックの発生を抑制することができる任意の材料によって構成され得る。バッファ層２２は、１つまたは複数の窒化物半導体層を含み得る。バッファ層２２は、例えば、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるアルミニウム（Ａｌ）組成を有するグレーデッドＡｌＧａＮ層のうち少なくとも１つを含む。例えば、バッファ層２２は、単一のＡｌＮ層、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成され得る。 一例において、バッファ層２２は、半導体基板２０上に設けられた第１バッファ層と、第１バッファ層上に設けられた第２バッファ層を含むことができる。第１バッファ層は、例えば、１００ｎｍ以上３００ｎｍ以下の厚さを有するＡｌＮ層であってよい。第２バッファ層は、それぞれ５０ｎｍ以上５００ｎｍ以下の厚さを有する、組成の異なる複数のＡｌＧａＮ層を含んでいてよい。第２バッファ層は、複数のＡｌＧａＮ層のＡｌ組成比が第１バッファ層に近い側から順に小さくなるように構成されたグレーテッドＡｌＧａＮ層であってよい。なお、バッファ層２２におけるリーク電流を抑制するために、バッファ層２２の一部に不純物を導入してバッファ層２２を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。 電子走行層２４は、窒化物半導体によって構成されている。電子走行層２４は、例えばＧａＮ層であってよい。電子走行層２４は、上面２４Ａと、上面２４Ａとは反対側の下面２４Ｂと、を含む。電子走行層２４の下面２４Ｂは、バッファ層２２と接している。電子走行層２４の厚さは、例えば０．５μｍ以上１μｍ以下とすることができる。電子走行層２４は、１つまたは複数の窒化物半導体層を含み得る。また、電子走行層２４におけるリーク電流を抑制するために、電子走行層２４の一部に不純物を導入して電子走行層２４の表