Search

JP-2026077405-A - 異常検出装置、及びディジタル保護リレー装置

JP2026077405AJP 2026077405 AJP2026077405 AJP 2026077405AJP-2026077405-A

Abstract

【課題】電源異常検出、電源異常検出用信号線の断線異常検出を、コンパクトな装置構成により実現する。 【解決手段】異常検出装置１０は、１以上の電源系統１８を備えるディジタル保護リレー装置１１の電源異常検出を行う。異常検出装置１０は、電源系統１８の異常を検出する１以上の異常検出回路２０と、異常検出回路２０より出力されるアナログ形態の異常検出信号をディジタル形態に変換して出力するＡ／Ｄ変換部２９と、異常検出回路２０及びＡ／Ｄ変換部２９の間を電気的に接続し、アナログ形態の異常検出信号を伝送する異常検出信号線１７と、Ａ／Ｄ変換部２９より出力されるディジタル形態の異常検出信号に基づいて電源系統１８の異常を含む判定を行うＣＰＵ３１と、を備える。 【選択図】図１

Inventors

  • 大山 康祐
  • 尾上 愼介

Assignees

  • 株式会社日立製作所

Dates

Publication Date
20260513
Application Date
20241025

Claims (11)

  1. １以上の電源系統を備えるディジタル保護リレー装置の電源異常検出を行う異常検出装置であって、 前記電源系統毎に設けられ、当該電源系統の異常を検出する１以上の異常検出回路と、 前記異常検出回路より出力されるアナログ形態の異常検出信号をディジタル形態に変換して出力するＡ／Ｄ変換部と、 前記異常検出回路及び前記Ａ／Ｄ変換部の間を電気的に接続し、前記アナログ形態の異常検出信号を伝送する異常検出信号線と、 前記Ａ／Ｄ変換部より出力されるディジタル形態の異常検出信号に基づいて当該電源系統の異常を含む判定を行う判定部と、を備え、 前記異常検出信号線の一側は、第１抵抗を介してグランドに接続される一方、前記異常検出信号線の他側は、第２抵抗を介して所定の電圧源に接続されている ことを特徴とする異常検出装置。
  2. 請求項１に記載の異常検出装置であって、 前記異常検出回路及び前記Ａ／Ｄ変換部は各個別の基板にそれぞれ実装され、 前記第１抵抗及び前記第２抵抗は前記各個別の基板にそれぞれ実装されている ことを特徴とする異常検出装置。
  3. 請求項１に記載の異常検出装置であって、 前記異常検出回路及び前記Ａ／Ｄ変換部は各個別の基板にそれぞれ実装され、 前記第１抵抗は、前記異常検出回路と共通の第１基板に実装される一方、前記第２抵抗は、前記Ａ／Ｄ変換部と共通の第２基板に実装され、 前記異常検出信号線は、前記第１基板及び前記第２基板の間を架け渡すように設けられている ことを特徴とする異常検出装置。
  4. 請求項３に記載の異常検出装置であって、 前記異常検出回路は、前記電源系統の出力電圧に基づいて異常を検出し、前記異常の検出時に略０Ｖの電圧を出力する ことを特徴とする異常検出装置。
  5. 請求項４に記載の異常検出装置であって、 前記判定部は、前記Ａ／Ｄ変換部より出力されるディジタル形態の異常検出信号に係る電圧レベルに基づいて、前記電源系統の異常、及び前記異常検出信号線の断線異常を判定する ことを特徴とする異常検出装置。
  6. 請求項５に記載の異常検出装置であって、 正常時の前記異常検出信号に係る電圧レベルが、前記第１抵抗及び前記第２抵抗により生成される分圧電圧に基づく所定の電圧範囲に収束すると設定したとき、 前記判定部は、 前記異常検出信号に係る電圧レベルが、前記所定の電圧範囲に係る下限閾値以下である場合、前記電源系統が異常である旨の判定を下す一方、 前記異常検出信号に係る電圧レベルが、前記電圧範囲に係る上限閾値以上である場合、前記異常検出信号線が断線異常である旨の判定を下す ことを特徴とする異常検出装置。
  7. 電力系統から三相電力のアナログ入力を取り込む入力変換回路を実装した入力変換基板と、ＣＰＵを実装したＣＰＵ基板とを備えたディジタル保護リレー装置であって、 １以上の電源系統毎に設けられ、当該電源系統の異常を検出する１以上の異常検出回路と、 前記異常検出回路より出力されるアナログ形態の異常検出信号をディジタル形態に変換して出力するＡ／Ｄ変換部と、 前記異常検出回路及び前記Ａ／Ｄ変換部の間を電気的に接続し、前記アナログ形態の異常検出信号を伝送する異常検出信号線と、 前記Ａ／Ｄ変換部より出力されるディジタル形態の異常検出信号に係る電圧レベルに基づいて、前記電源系統の異常状態、及び前記異常検出信号線の断線異常状態判定を行う判定部と、を備え、 前記異常検出信号線の一側は、第１抵抗を介してグランドに接続される一方、前記異常検出信号線の他側は、第２抵抗を介して所定の電圧源に接続され、 前記第１抵抗及び前記異常検出回路は、前記入力変換基板に実装される一方、前記第２抵抗及び前記Ａ／Ｄ変換部は、前記ＣＰＵ基板に実装され、 前記異常検出信号線は、前記入力変換基板及び前記ＣＰＵ基板の間を架け渡すように設けられている ことを特徴とするディジタル保護リレー装置。
  8. 請求項７に記載のディジタル保護リレー装置であって、 前記入力変換回路は、絶縁ＩＣを備え、当該絶縁ＩＣを用いて前記電力系統に対する電気的な絶縁を行い、 前記１以上の電源系統は、前記絶縁ＩＣを含む前記入力変換基板に実装されたＩＣへ電源を供給する ことを特徴とするディジタル保護リレー装置。
  9. 請求項８に記載のディジタル保護リレー装置であって、 前記異常検出信号は、前記入力変換回路の出力と共通のコネクタを介して前記入力変換基板から出力される ことを特徴とするディジタル保護リレー装置。
  10. 請求項７～９のいずれか一項に記載のディジタル保護リレー装置であって、 前記入力変換回路は、複数の回路を含み、 当該複数の回路のそれぞれには、前記電力系統から三相電力が入力され、 前記ＣＰＵは、電圧回路零相監視、電流回路零相監視、各相電流平衡度監視のうち少なくともいずれかを実行する ことを特徴とするディジタル保護リレー装置。
  11. １以上の電源系統を備える所定の装置の電源異常検出を行う異常検出装置であって、 前記電源系統毎に設けられ、当該電源系統の異常を検出する１以上の異常検出回路と、 前記異常検出回路より出力されるアナログ形態の異常検出信号をディジタル形態に変換して出力するＡ／Ｄ変換部と、 前記異常検出回路及び前記Ａ／Ｄ変換部の間を電気的に接続し、前記アナログ形態の異常検出信号を伝送する異常検出信号線と、 前記Ａ／Ｄ変換部より出力されるディジタル形態の異常検出信号に基づいて当該電源系統の異常を含む判定を行う判定部と、を備え、 前記異常検出信号線の一側は、第１抵抗を介してグランドに接続される一方、前記異常検出信号線の他側は、第２抵抗を介して所定の電圧源に接続されている ことを特徴とする異常検出装置。

Description

本発明は、異常検出装置、及びディジタル保護リレー装置に関する。 ディジタル保護リレー装置は、電力系統に短絡・地絡といった異常事態が発生すると、異常発生個所を電力系統から瞬時に切り離すことにより、事故の影響を最小限に抑える役割を担う。 本願出願人は、電力系統からの電気量を入力する入力変換部と、前記入力変換部から出力されるアナログ量をディジタル量に変換するアナログ／ディジタル変換部と、前記変換後のディジタル量を用いて所定の保護リレー演算を実行する演算処理部と、を備え、演算処理部は、保護リレー動作を規定する演算処理を実行することで、電力系統における事故の発生を検知し、遮断器を動作させることで電力系統を保護するディジタル形保護リレー装置の発明を開示している（特許文献１参照）。 ディジタル保護リレー装置には高い信頼性が求められる。そこで、特許文献１に係るディジタル保護リレー装置では、保護リレー動作に係る演算処理を継続しつつ同装置の異常検出を行う自己監視機能を有する。 特許文献１に係るディジタル形保護リレー装置において、電力系統に係るアナログ入力は、電力系統との絶縁確保及び適切な電圧変換を行うため、入力変換基板に備わる入力変換回路を介して保護リレー装置に入力される。保護リレー装置の入力変換回路はトランス方式であり、別途の電源が不要である。 特開２０１２－２２８１２６号公報 本発明の実施形態に係る異常検出装置を備えたディジタル保護リレー装置のブロック構成図である。本発明の実施形態に係る異常検出装置による異常検出動作の説明に供する図である。図１に示すディジタル保護リレー装置のブロック構成図において、アナログ信号ケーブルに断線異常が生じた例を表す説明図である。本発明の実施形態に係る異常検出装置を備えるディジタル保護リレー装置の電源異常検出処理の流れを表す動作フローチャート図である。本発明の実施形態に係る異常検出装置を備えるディジタル保護リレー装置のアナログ信号ケーブル断線の異常検出処理の流れを表す動作フローチャート図である。本発明の実施形態に係る異常検出装置を備えるディジタル保護リレー装置の電源異常検出処理及びアナログ信号ケーブル断線の異常検出処理の流れを表す動作フローチャート図である。 本発明の実施形態に係る異常検出装置、及びディジタル保護リレー装置について、適宜の図面を参照しながら詳細に説明する。 本発明の実施形態に係る異常検出装置、及びディジタル保護リレー装置の説明において、共通の機能を有する構成要素には共通の符号を付し、その重複した説明を省略する。 〔ディジタル保護リレー装置１１の概略構成〕 はじめに、本発明の実施形態に係る異常検出装置１０を備えたディジタル保護リレー装置１１の概略構成について、図１を参照して説明する。 図１は、本発明の実施形態に係るディジタル保護リレー装置１１の概略構成図である。 図１に示すように、本発明の実施形態に係る異常検出装置１０を備えたディジタル保護リレー装置１１は、入力変換基板１３、ＣＰＵ基板１５、並びに、入力変換基板１３及びＣＰＵ基板１５の間を架け渡すように電気的に接続するアナログ信号ケーブル１７を備えて構成されている。 入力変換基板１３には、第１コネクタ１６ａ、入力変換回路（ＶＴ／ＣＴ）１９、第１電源系統２１及び第２電源系統２２、第１異常検出回路２３及び第２異常検出回路２４、第１接続点２６ａ、並びに、プルダウン抵抗（Ｒｄ）２５ａがそれぞれ設けられている。 ＣＰＵ基板１５には、第２コネクタ１６ｂ、第２接続点２６ｂ、プルアップ抵抗（Ｒｕ）２５ｂ、アナログフィルタ（ＡＦ）２７、Ａ／Ｄ変換部(Ａ／Ｄ)２９、ＣＰＵ３１、ワークメモリ(ＲＡＭ)３３、不揮発メモリ（Ｆｌａｓｈ）３５、入出力インターフェース（Ｉ／Ｏ）３７、がそれぞれ設けられている。 入力変換基板１３に属する入力変換回路（ＶＴ／ＣＴ）１９は、電力系統（不図示）から送られてきた複数の電圧及び電流信号（図１中の「アナログ入力」参照）を、アナログ電子回路での処理に適した（例えば±1０Ｖ範囲内の）アナログ電圧信号に変換する機能を有する。 入力変換回路（ＶＴ／ＣＴ）１９は、例えば、絶縁アンプＩＣ・絶縁デルタシグマ変調ＩＣ、オペアンプＩＣ等のＩＣ（いずれも不図示））を内蔵して構成されている。入力変換回路（ＶＴ／ＣＴ）１９は、電力系統から送られてきた電力に対する絶縁を、絶縁アンプＩＣ・絶縁デルタシグマ変調ＩＣ（以下、「絶縁ＩＣ」と総称する。）を用いて実現し、電力系統から送られてきた電力の適切な電圧レベルへの変換をオペアンプ等の増幅ＩＣを用いて実現する。 入力変換回路（ＶＴ／ＣＴ）１９の出力であるアナログ電圧信号は、第１コネクタ１６ａ、アナログ信号ケーブル１７、第２コネクタ１６ｂをそれぞれ介して、ＣＰＵ基板１５に属するアナログフィルタ（ＡＦ）２７に送られる。 なお、以降の説明において、第１コネクタ１６ａ及び第２コネクタ１６ｂを総称して、単に「コネクタ１６」と呼ぶ場合がある。 第１電源系統２１及び第２電源系統２２は、入力変換回路（ＶＴ／ＣＴ）１９に内蔵される絶縁ＩＣ、増幅ＩＣのそれぞれへと各所定の電圧レベルの電源を供給する。例えば、第１電源系統２１より５Ｖの電源が、第２電源系統２２より１０Ｖの電源が、それぞれ供給される。 なお、以降の説明において、第１電源系統２１及び第２電源系統２２を総称して、単に「電源系統１８」と呼ぶ場合がある。 第１異常検出回路２３は、第１電源系統２１に電気的に接続され、第１電源系統２１の出力電圧に基づいて異常を検出する。また、第２異常検出回路２４は、第２電源系統２２に電気的に接続され、第２電源系統２２の出力電圧に基づいて異常を検出する。 なお、以降の説明において、第１異常検出回路２３及び第２異常検出回路２４を総称して、単に「異常検出回路２０」と呼ぶ場合がある。 異常検出回路２０は、第１異常検出回路２３又は第２異常検出回路２４の少なくともいずれかが異常を検出した際に、略０Ｖの電圧を出力するように構成されている。異常検出回路２０に係る異常検出信号は、第１接続点２６ａ、第１コネクタ１６ａ、アナログ信号ケーブル１７の異常検出信号線１４ａ、第２コネクタ１６ｂ、第２接続点２６ｂ、アナログフィルタ（ＡＦ）２７をそれぞれ介して、Ａ／Ｄ変換部（Ａ／Ｄ）２９に送られる。 第１コネクタ１６ａは、入力変換基板１３に設けられる一方、第２コネクタ１６ｂは、ＣＰＵ基板１５に設けられている。第１コネクタ１６ａ及び第２コネクタ１６ｂの間には、これら両者間を架け渡すように、アナログ信号ケーブル１７が設けられている。アナログ信号ケーブル１７のアナログ信号線１４ｂは、入力変換基板１３に備わる複数の入力変換回路（ＶＴ／ＣＴ）１９の出力電圧信号、及び異常検出回路２０の出力電圧信号を、ＣＰＵ基板１５に備わるアナログフィルタ（ＡＦ）２７へと伝える役割を果たす。 異常検出信号線１４ａの一側（入力変換基板１３側）は、第１コネクタ１６ａ、第１接続点２６ａ、プルダウン抵抗（Ｒｄ）２５ａをそれぞれ介してグランドＧＮＤに接続される。一方、異常検出信号線１４ａの他側（ＣＰＵ基板１５側）は、第２コネクタ１６ｂ、第２接続点２６ｂ、プルアップ抵抗（Ｒｕ）２５ｂをそれぞれ介して所定の電圧源Ｖccに接続されている。所定の電圧源Ｖccとは、適当な電圧値Ｖccを呈する電圧源である。 プルダウン抵抗（Ｒｄ）２５ａは、本発明の「第１抵抗」に相当する。また、プルアップ抵抗（Ｒｕ）２５ｂは、本発明の「第２抵抗」に相当する。 ＣＰＵ基板１５に属するアナログフィルタ（ＡＦ）２７は、異常検出回路２０の出力であるアナログ電圧信号に対し、所定のフィルタ処理を行う。アナログフィルタ（ＡＦ）２７は、Ａ／Ｄ変換部（Ａ／Ｄ）２９でのＡ／Ｄ変換処理時に生じる折り返し誤差を除去する役割を果たす。アナログフィルタ（ＡＦ）２７でフィルタ処理後のアナログ電圧信号は、Ａ／Ｄ変換部（Ａ／Ｄ）２９に送られる。 Ａ／Ｄ変換部（Ａ／Ｄ）２９は、アナログフィルタ（ＡＦ）２７でフィルタ処理後のアナログ電圧信号に対し、所定のＡ／Ｄ変換処理を行う。Ａ／Ｄ変換部（Ａ／Ｄ）２９でＡ／Ｄ変換処理後のディジタル電圧信号は、ＣＰＵ３１に送られる。 ＣＰＵ３１は、異常検出回路２０の出力であるＡ／Ｄ変換処理後のディジタル電圧信号（異常検出信号）に基づいて、電源系統１８の異常、及びアナログ信号ケーブル１７の断線異常等を判定し、当該判定結果に応じた処理を行う機能を有する。 ＣＰＵ３１は、本発明の「判定部」に相当する。ＣＰＵ３１の異常検出処理について、詳しくは後記する。 ワークメモリ(ＲＡＭ)３３は、保護リレー動作に係る演算処理、異常検出処理を実行するプログラムをロードする際、Ａ／Ｄ変換部２９でＡ／Ｄ変換処理後のディジタル電圧信号（異常検出信号）を一時的に保存する際等に用いられる。 不揮発メモリ（Ｆｌａｓｈ）３５は、保護リレー動作に係る演算処理、異常検出処理を実行するためのプログラム等を記憶する。 入出力インターフェース（Ｉ／Ｏ）３７は、保護リレー動作に係る演算アルゴリズムに基づいて遮断器（不図示）を動作させるディジタル出力信号を送信伝送する際、遮断器が動作したことをフィードバックするディジタル入力信号を受信伝送する際等に用いられる。 入力変換基板１３に属する第１コネクタ１６ａ、第１異常検出回路２３及び第２異常検出回路２４、第１接続点２６ａ、並びに、プルダウン抵抗（Ｒｄ）２５ａ、ＣＰＵ基板１５に属する第２コネクタ１６ｂ、第２接続点２６ｂ、プルアップ抵抗（Ｒｕ）２５ｂ、アナログフィルタ（ＡＦ）２７、Ａ／Ｄ変換部(Ａ／Ｄ)２９、ＣＰＵ３１、ワークメモリ(ＲＡＭ)３３、不揮発メモリ（Ｆｌａｓｈ）３５、入出力インターフェース（Ｉ／Ｏ）３７、入力変換基板１３及びＣＰＵ基板１５の間を電気的に中継接続するアナログ信号ケーブル１７を含む各構成要素の連携によって、本発明の実施形態に係る異常検出装置１０が構成されている。 〔異常検出装置１０による異常検出原理〕 次に、異常検出装置１０による異常検出原理について、図２、図３を参照して説明する。 図２は、本発明の実施形態に係る異常検出装置１０による異常検出動作の説明に供する図である。図３は、図１に示すディジタル保護リレー装置１１のブロック構成図において、アナログ信号ケーブル１７に断線異常が生じた例を表す説明図である。 図２には、異常検出信号電圧Ｖfdに関し、紙面に向かって左側に下限閾値及び上限閾値よりなる正常時の電圧範囲Ｖrangeを規定する閾値を、同右側に各異常検出状態に応じた設計値を、相互に関連付けて模式的に示してある。 なお、異常検出信号電圧Ｖfdとは、異常検出回路２０に係る異常検出信号（ディジタル電圧信号）に係る電圧レベルと同義である。 図２に示すように、ＣＰＵ３１は、異常検出回路２０の出力であるＡ／Ｄ変換処理後のディジタル電圧信号の電圧レベル（異常検出信号電圧Ｖfd）に基づいて、電源系統１８の異常、及びアナログ信号ケーブル１７の断線異常を判定する。 すなわち、ＣＰＵ３１は、異常検出信号電圧Ｖfdの値が、正常時の電圧範囲Ｖrangeを規定する下限閾値Ｖth1 を超え、かつ、上限閾値Ｖth2 未満に収束している場合、電源系統１８及びアナログ信号ケーブル１７はいずれもが正常である旨の判定を下す。 また、ＣＰＵ３１は、異常検出信号電圧Ｖfdの値が、正常時の電圧範囲Ｖrangeを規定する下限閾値Ｖth1 以下の場合、電源系統１８が異常である旨の判定を下す。 さらに、ＣＰＵ３１は、異常検出信号電圧Ｖfdの値が、正常時の電圧範囲Ｖrangeを規定する上限閾値Ｖth2 以上の場合、アナログ信号ケーブル１７が断線異常である旨の判定を下す。 ここで、正常時の電圧範囲Ｖrangeを規定する下限閾値Ｖth