JP-2026077558-A - フォトダイオード及びその製造方法
Abstract
【課題】応答線形性を向上させ、応用時には素子の演算の正確性を向上させることができるフォトダイオード及びその製造方法を提供する。 【解決手段】第1導電型半導体層110、真性層120、第2導電型半導体層130、保護層140、上部電極150、及び下部電極160を含み、真性層120は、第1導電型半導体層110上に設置され、特定波長の光を吸収した後に光電流を生成する。第2導電型半導体層130は、真性層120の中央領域上に設置され、中央領域を囲む真性層120の周辺領域を露出させる。真性層120の抵抗率は、4000から6300オーム・センチメートルである。 【選択図】図4
Inventors
- 林駿杰
- ▲藍▼▲紹▼儒
Assignees
- 台亞半導體股▲フン▼有限公司
Dates
- Publication Date
- 20260513
- Application Date
- 20250714
- Priority Date
- 20241025
Claims (10)
- フォトダイオードであって、 第1導電型半導体層と、 前記第1導電型半導体層上に設置され、特定波長の光を吸収した後に光電流を生成する真性層と、 前記真性層の中央領域上に設置され、前記中央領域を囲む前記真性層の周辺領域を露出させる、第2導電型半導体層と、を含み、 前記真性層の抵抗率は4000から6300オーム・センチメートルである、フォトダイオード。
- 前記真性層の厚さは50~70マイクロメートル(μm)であることを特徴とする請求項1に記載のフォトダイオード。
- 前記真性層はN型軽ドープエピタキシャルシリコン層であることを特徴とする請求項1に記載のフォトダイオード。
- 前記真性層はドーパントを有し、前記ドーパントはリン(P)、ヒ素(As)、アンチモン(Sb)からなる群から選択される一つであることを特徴とする請求項3に記載のフォトダイオード。
- 前記真性層の前記ドーパントのドーピング濃度は7x10 11 から1x10 12 cm ー3 であることを特徴とする請求項4に記載のフォトダイオード。
- 前記第2導電型半導体層は、厚さ70から80マイクロメートル(μm)のN型重ドープシリコン層で、ドーパントはアンチモン(Sb)であり、ドーピング濃度は10 18~19 cm -3 であることを特徴とする請求項1に記載のフォトダイオード。
- フォトダイオードの製造方法であって、 第1導電型半導体層を形成するステップと、 前記第1導電型半導体層上に設置され、特定波長の光を吸収した後に光電流を生成する真性層を形成するステップと、 前記真性層の中央領域上に設置され、前記中央領域を囲む前記真性層の周辺領域を露出させる第2導電型半導体層を形成するステップと、を含み、 前記真性層の抵抗率は、4000から6300オーム・センチメートルである、フォトダイオードの製造方法。
- 前記真性層を形成するステップは、厚さ50から70マイクロメートル(μm)のN型軽ドープエピタキシャルシリコン層を形成するステップであることを特徴とする請求項7に記載の製造方法。
- 前記N型軽ドープエピタキシャルシリコン層を形成するステップは、ドーパントで前記N型軽ドープエピタキシャルシリコン層をドーピングするステップであり、 前記ドーパントは、リン(P)、ヒ素(As)、アンチモン(Sb)からなる群から選択される一つであることを特徴とする請求項8に記載の製造方法。
- 前記N型軽ドープエピタキシャルシリコン層を形成するステップは、ドーピング濃度が7x10 11 から1x10 12 cm -3 の前記N型軽ドープエピタキシャルシリコン層を形成するステップであることを特徴とする請求項9に記載の製造方法。
Description
本発明は、フォトダイオード及びその製造方法に関し、特に高い応答線形性を持つフォトダイオード及びその製造方法に関する。 フォトダイオード(Photodiode)は、外部光信号を電気信号に変換する電子デバイスである。その核心機能は、外部光を吸収し、検出した光信号を測定可能な電流に変換することである。この変換機能は、光通信、光学測定、イメージングなど様々な応用において非常に重要である。 フォトダイオードは、その内部の半導体材料(例えばシリコン基板)を利用して外部光を吸収する。光子がフォトダイオードに入って吸収されると、光子のエネルギーが価電子帯の電子を伝導帯へ遷移させ、電子と正孔のペアを生成する。ダイオード内部の電場の作用により、これらの光生成キャリアが分離され電流が発生する。 しかし、従来のフォトダイオードは実際の応用において以下の問題が存在する。外部光が素子側壁を通して容易に素子内部に入り、内部動作を妨害し、さらに光センサーの応答線形性および後続の素子応用時の演算に悪影響を与える。図1に示すように、外部光が従来のフォトダイオードの露出した素子側壁を透過した後、シリコン基板の屈折率3.4が空気の屈折率1より大きいため、光は素子のエッジに集中し、そのためフォトダイオードの応答線形性に悪影響を与える。 図2に示すように、線分I1はフォトダイオードが理想状態での線形性を表す。外部光の入射パワーの増加とフォトダイオードが生成する電流強度には線形関係がある。線分I2は、フォトダイオードが実際の操作時に、外部光の入射パワーと対応して生成される電流強度の線形度を表す。図から明らかに見られるように、入射パワーの増加に伴い、フォトダイオードが生成する電気信号強度は線形的な増加関係を保つことができず、ある程度の減衰が存在する。さらに、図3に示すように、フォトダイオード本体の各位置での応答線形性を分析すると、フォトダイオードの中央領域では、その応答線形性が一貫性を保っているが、素子のエッジ領域では、その応答線形性が急激に低下することがわかる。上記の問題を克服するために、業界は外部光が素子側壁を透過した後に生じる応答線形性の不足の問題を改善する革新的なフォトダイオードを必要としている。 本発明の主な目的は、革新的なフォトダイオード及びその製造方法を提供することである。従来の光電素子と比較して、本発明のフォトダイオードは、真性層のドーパントのドーピング濃度を低減し、これにより実質的に真性層の空乏領域の範囲を拡大する。このようにして、フォトダイオードの応答線形性を向上させ、応用時には素子の演算の正確性を向上させることができる。 上記目的を達成するため、本発明は、第1導電型半導体層、真性層、及び第2導電型半導体層を含むフォトダイオードを提供する。真性層は、第1導電型半導体層上に設置され、特定波長の光を吸収した後に光電流を生成する。第2導電型半導体層は、真性層の中央領域上に設置され、中央領域を囲む真性層の周辺領域を露出させる。真性層の抵抗率は、4000から6300オーム・センチメートルである。 本発明の実施例のフォトダイオードにおいて、真性層の厚さは約50から70マイクロメートル(μm)である。 本発明の実施例のフォトダイオードにおいて、真性層はN型軽ドープエピタキシャルシリコン層である。 本発明の実施例のフォトダイオードにおいて、真性層はドーパントを有し、前記ドーパントはリン(P)、ヒ素(As)、アンチモン(Sb)からなる群から選択される一つである。 本発明の実施例のフォトダイオードにおいて、真性層のドーパントのドーピング濃度は7x1011から1x1012cm-3である。 本発明の実施例のフォトダイオードにおいて、第2導電型半導体層は、厚さ約70から80マイクロメートル(μm)のN型重ドープシリコン層で、ドーパントはアンチモン(Sb)であり、ドーピング濃度は約1018~19cm-3である。 上記目的を達成するために、本発明は、フォトダイオードの製造方法を提供する。前記フォトダイオードの製造方法は、第1導電型半導体層を形成するステップと、第1導電型半導体層上に設置され、特定波長の光を吸収した後に光電流を生成する真性層を形成するステップと、真性層の中央領域上に設置され、中央領域を囲む真性層の周辺領域を露出させる第2導電型半導体層を形成するステップと、を含む。真性層の抵抗率は、4000から6300オーム・センチメートルである。 本発明の実施例の製造方法において、真性層を形成するステップは、厚さ約50から70マイクロメートル(μm)のN型軽ドープエピタキシャルシリコン層を形成するステップである。 本発明の実施例の製造方法において、N型軽ドープエピタキシャルシリコン層を形成するステップは、ドーパントでN型軽ドープエピタキシャルシリコン層をドーピングするステップであり、前記ドーパントは、リン(P)、ヒ素(As)、アンチモン(Sb)からなる群から選択される一つである。 本発明の実施例の製造方法において、N型軽ドープエピタキシャルシリコン層を形成するステップは、ドーピング濃度が7x1011から1x1012cm-3のN型軽ドープエピタキシャルシリコン層を形成するステップである。 当業者は、図面及び後述する実施態様を参照すれば、本発明の他の目的、及び本発明の技術的手段と実施態様を理解することができる。 外部光が従来のフォトダイオード構造に入射した後の光集中の概略図従来のフォトダイオードの理想状態及び実際の操作時の応答線形性の概略図従来のフォトダイオードの内部の各位置での応答線形性の概略図本発明の実施例のフォトダイオードの概略図本発明の実施例のフォトダイオードの製造工程の概略図 以下、本発明の内容を実施例を通じて説明する。なお、本発明の実施例は、実施形態の例を示すものであり、実施例で説明したような環境、用途、または特定の態様に限定することを意図するものではない。従って、実施例の説明は、本発明を説明するためのものであるが、本発明を限定するものではない。なお、実施形態及び図面において、本発明と直接関係のない構成要素は省略され、図示されていない。図面における各構成要素の寸法の関係は、理解を容易にするためのものであり、実際の寸法を限定するものではない。 図4は、本発明の実施例のフォトダイオードの概略図である。この実施例において、フォトダイオード100は、第1導電型半導体層110、真性層120、第2導電型半導体層130、保護層140、上部電極150、及び下部電極160を含む。第1導電型半導体層110は、N型重ドープ半導体層であり、例えばアンチモン(Sb)ドープのシリコンウェハーであり、ドーピング濃度が約1018~19cm-3、厚さが約70から80マイクロメートル(μm)であるが、これに限定されるものではない。真性層120は、エピタキシャル成長により第1導電型半導体層110上に成長した軽ドープシリコン半導体層である。真性層120は、特定波長の光を吸収した後に光電流を生成する。真性層120の厚さは通常、光の波長と応用ニーズに基づいて正確に設計される。真性層120の厚さの制御は光電変換効率にとって重要である。本発明の例では、真性層120の厚さは約50~70マイクロメートル(μm)であるが、これに限定されない。さらに、第2導電型半導体層130は、真性層120の中央領域上に設置され、前記中央領域を囲む真性層120の周辺領域を露出させる。第2導電型半導体層130は、P型ドープ半導体層であり、例えば、ドーパントがホウ素(B)のシリコン層で、ドーピング濃度1019~20cm-3であるが、これに限定されるものではない。 保護層140は通常、第2導電型半導体層130を覆うバンドパスフィルター(Band Pass Filter)層である。保護層140は、特定の波長の光のみを選択的に通過させ、真性層120に受光されるようにし、他の波長の光の通過を遮断する。例えば、可視光や赤外光を遮断する。保護層140は通常、複数層の誘電体材料の積層で形成される。通常は高屈折率と低屈折率の材料を交互に積層した構造である。前記材料は、例えば酸化シリコン(SiO2)、酸化チタン(TiO2)、または窒化シリコン(Si3N4)などである。より好ましい実施例では、保護層140は、さらにバンドパスフィルター層上に形成された反射防止層を含む。反射防止層は、特定帯域の光の透過率を高め、光子の利用率を向上させ、入射光の反射損失を最小限に抑え、素子の光電変換効率を向上させることができる。なお、上部電極150はアノード電極であり、第2導電型半導体層130上に設置され、これと電気的に接続されている。下部電極160は、カソード電極であり、第1導電型半導体層110の裏側に設置され、これと電気的に接続されている。上部電極150及び下部電極160はアルミニウムであるが、これに限定されない。 上記のように、本発明のフォトダイオード100の真性層120は、N型軽ドープエピタキシャルシリコン層である。より具体的には、従来のフォトダイオードにおける応答線形性の問題を克服するため、本発明は真性層120のドーピング濃度を低減した。従来のフォトダイオードの真性層のドーピング濃度が1012~13cm-3、例えば:2x1012から4x1012cm-3であるのに対し、本発明では7x1011から1x1012cm-3に低減した。これにより、真性層120に対応する抵抗率は、従来の1000~2000オーム・センチメートル(Ω-cm)から、4000~6300オーム・センチメートル(Ω-cm)に増加した。PIN(Positive-Intrinsic-Negative)フォトダイオード素子の設計理論によれば、真性層120において、ドーパントのドーピング濃度の低減及び抵抗率の向上に伴い、空乏領域(Depletion Region)の範囲が拡大する。この真性層の電気的特性を調整することにより、素子の線形性を向上させ、周辺領域の応答線形性が不十分という従来の素子の問題を改善することができる。このようにして、本発明のフォトダイオードを応用したデバイスは、その数値演算の正確性が効果的に向上する。具体的な実施例では、本発明のフォトダイオードにおいて、真性層120のドーパントは、リン(P)、ヒ素(As)、アンチモン(Sb)からなる群から選択される一つである。 図5は、本発明のフォトダイオードの製造工程の概略図である。まず、ステップS01で、第1導電型半導体層を形成する。次に、ステップS02において、第1導電型半導体層上に設置され、特定波長の光を吸収した後に光電流を生成する真性層を形成する。また、真性層の抵抗率を従来の1000~2000オーム・センチメートル(Ω-cm)から、4000~6300オーム・センチメートル(Ω-cm)に向上させる。最後に、ステップS03において、第2導電型半導体層を形成する。第2導電型半導体層は、真性層の中央領域上に設置され、前記中央領域を囲む真性層の周辺領域を露出させる。その他の要素の技術的内容については、前述の通りであり、ここでは重複して説明しない。 上述の実施例は、本発明の実施形態を説明するものであり、本発明の特徴構成を説明するものである。本発明は、上記実施例に限定されるものではない。当業者が容易になし得る変更または均等配置も本発明の範囲内にある。本発明の権利の保護範囲は、特許請求の範囲に基づくものとする。