JP-2026077572-A - イメージセンサ

JP2026077572AJP 2026077572 AJP2026077572 AJP 2026077572AJP-2026077572-A

Abstract

【課題】性能及び生産性を向上させることができるイメージセンサを提供する。【解決手段】本発明によるイメージセンサは、互いに対向する第１面及び第２面を有する基板と、基板に配置される光電変換部と、基板の第１面側に配置されるピクセル回路と、基板の少なくとも一部を貫通し、光電変換部が配置される領域を定義する分離部分を含む分離パターンと、を有し、ピクセル回路は、第１伝送トランジスタ及び第２伝送トランジスタを含む第１トランジスタを含み、基板の第１面に配置される基板の活性領域は、第１伝送トランジスタが配置される第１活性部分と、第２伝送トランジスタが配置される第２活性部分と、第１活性部分と第２活性部分を、分離部分と傾斜した第１対角線方向に接続する接続活性部分と、を含む第１活性領域を含む。【選択図】図１

Inventors

金智勳
崔性洙
李昊貞

Assignees

三星電子株式会社

Dates

Publication Date: 20260513
Application Date: 20250829
Priority Date: 20241025

Claims (20)

互いに対向する第１面及び第２面を有する基板と、前記基板に配置される光電変換部と、前記基板の前記第１面側に配置されるピクセル回路と、前記基板の少なくとも一部を貫通し、前記光電変換部が配置される領域を定義する分離部分を含む分離パターンと、を有し、前記ピクセル回路は、第１伝送トランジスタ及び第２伝送トランジスタを含む第１トランジスタを含み、前記基板の前記第１面に配置される前記基板の活性領域は、前記第１伝送トランジスタが配置される第１活性部分と、前記第２伝送トランジスタが配置される第２活性部分と、前記第１活性部分と前記第２活性部分を、前記分離部分と傾斜した第１対角線方向に接続する接続活性部分と、を含む第１活性領域を含むことを特徴とするイメージセンサ。
前記光電変換部及び前記ピクセル回路を含むピクセル領域を有し、前記第１活性領域又は前記ピクセル回路は、前記ピクセル領域で点対称形状を有し、前記分離部分の延長方向で非対称形状を有することを特徴とする請求項１に記載のイメージセンサ。
前記光電変換部は、前記第１対角線方向と傾斜した第１方向で、第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、前記第１変換部分及び第２変換部分は、前記第１対角線方向と傾斜した前記第１方向と交差する第２方向に延長されることを特徴とする請求項１に記載のイメージセンサ。
前記光電変換部は、前記第１対角線方向と傾斜した第１方向で、第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、平面視で、前記第１伝送トランジスタは、前記第１変換部分に重畳した位置で前記第１方向と交差する第２方向での第３側に配置され、前記第２伝送トランジスタは、前記第２変換部分に重畳した位置で前記第３側と反対側の前記第２方向での第４側に配置されることを特徴とする請求項１に記載のイメージセンサ。
前記接続活性部分は、前記第１対角線方向に長く延長されるライン形状を有することを特徴とする請求項１に記載のイメージセンサ。
平面視で、前記接続活性部分の中心部分にフローティング拡散領域が配置され、平面視で、前記第１活性部分と前記第２活性部分は、前記フローティング拡散領域を中心にする点対称形状を有することを特徴とする請求項１に記載のイメージセンサ。
前記第１活性部分及び第２活性部分がそれぞれ前記接続活性部分より大きい幅を有し、前記第１伝送トランジスタ及び第２伝送トランジスタは、それぞれ、デュアル垂直型伝送ゲート（ｄｕａｌｖｅｒｔｉｃａｌｔｒａｎｓｆｅｒｇａｔｅ：ｄｕａｌＶＴＧ）構造を有することを特徴とする請求項１に記載のイメージセンサ。
前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタ及び第３トランジスタを含み、前記第２トランジスタは、前記第１対角線方向と交差する第２対角線方向で前記第１活性領域の一側に配置され、前記第３トランジスタは、前記第２対角線方向で前記第１活性領域の他側に配置されることを特徴とする請求項１に記載のイメージセンサ。
前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタ及び第３トランジスタを含み、前記活性領域は、前記第２トランジスタが配置される第２活性領域と、前記第３トランジスタが配置される第３活性領域と、をさらに含み、前記第２活性領域は、前記第１対角線方向と交差する第２対角線方向で、前記第１活性領域の一側に配置され、前記第３活性領域は、前記第２対角線方向で、前記第１活性領域の他側に配置されることを特徴とする請求項１に記載のイメージセンサ。
前記光電変換部は、前記第１対角線方向と傾斜した第１方向で、第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、前記分離パターンは、前記第１変換部分と前記第２変換部分との間に延長され互いに離隔される第１内部部分及び第２内部部分を含み、前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタ及び第３トランジスタを含み、前記第１方向で前記第１伝送トランジスタと前記第２トランジスタは、前記第１内部部分を挟んで前記第１内部部分の両側に配置され、前記第１方向で前記第２伝送トランジスタと前記第３トランジスタは、前記第２内部部分を挟んで前記第２内部部分の両側に配置されることを特徴とする請求項１に記載のイメージセンサ。
前記光電変換部が、前記第１対角線方向と傾斜した第１方向で、第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、前記分離パターンは、前記第１変換部分と前記第２変換部分との間に延長され互いに離隔される第１内部部分及び第２内部部分を含み、平面視で、前記第１内部部分及び前記第１活性部分は、前記第２内部部分及び前記第２活性部分と点対称配置を有することを特徴とする請求項１に記載のイメージセンサ。
前記第１対角線方向と傾斜した第１方向で隣接する第１ピクセル領域及び第２ピクセル領域と、前記第１方向と交差する第２方向で前記第１ピクセル領域及び第２ピクセル領域とそれぞれ隣接する第３ピクセル領域及び第４ピクセル領域と、をさらに有し、前記第１～第４ピクセル領域の内の二つのピクセル領域にそれぞれ含まれる前記第１活性領域が互いに対称になる配置を有するか又は互いに同一の配置を有することを特徴とする請求項１に記載のイメージセンサ。
前記第１対角線方向と傾斜した第１方向で隣接する第１ピクセル領域及び第２ピクセル領域と、前記第１方向と交差する第２方向で前記第１ピクセル領域及び第２ピクセル領域とそれぞれ隣接する第３ピクセル領域及び第４ピクセル領域と、を含む複数のピクセル領域をさらに有し、前記分離パターンは、前記ピクセル領域の内部に延長され離隔部を挟んで互いに対向する第１内部部分及び第２内部部分を含み、前記第１～第４ピクセル領域の内の少なくとも一つで前記第１内部部分及び第２内部部分が前記第１方向に延長され、前記第１～第４ピクセル領域の内の少なくとも他の一つで前記第１内部部分及び第２内部部分が前記第２方向に延長されることを特徴とする請求項１に記載のイメージセンサ。
互いに対向する第１面及び第２面を有する基板と、前記基板に配置される光電変換部と、前記基板の前記第１面側に配置されるピクセル回路と、前記基板の少なくとも一部を貫通する分離パターンと、を有し、前記光電変換部は、第１方向で第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、前記ピクセル回路は、前記第１変換部分に電気的に接続され前記第１方向と交差する第２方向で第３側に配置される第１伝送トランジスタと、前記第２変換部分に電気的に接続され前記第２方向で前記第３側と反対側の第４側に配置される第２伝送トランジスタと、を含む第１トランジスタを含むことを特徴とするイメージセンサ。
前記光電変換部及び前記ピクセル回路を含むピクセル領域をさらに有し、前記第１伝送トランジスタと前記第２伝送トランジスタは、前記ピクセル領域で点対称形状を有し、前記第１方向又は前記第２方向で非対称形状を有することを特徴とする請求項１４に記載のイメージセンサ。
前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタ及び第３トランジスタを含み、平面視で、前記第３トランジスタは、前記第１変換部分に重畳した位置で前記第２方向での前記第４側に配置され、前記第２トランジスタは、前記第２変換部分に重畳した位置で前記第２方向での前記第３側に配置されることを特徴とする請求項１４に記載のイメージセンサ。
前記基板の前記第１面側に配置される前記基板の活性領域にフローティング拡散領域が配置され、前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタと、前記第２トランジスタのゲート電極から平面上で延長されて前記フローティング拡散領域に電気的に接続される接続配線と、をさらに含むことを特徴とする請求項１４に記載のイメージセンサ。
互いに対向する第１面及び第２面を有する基板と、前記基板に配置される光電変換部と、前記基板の前記第１面側に配置されるピクセル回路と、をそれぞれ含む複数のピクセル領域と、前記基板の少なくとも一部を貫通し、前記光電変換部が配置される領域を定義する分離部分を含む分離パターンと、を有し、前記光電変換部は、第１方向で第１側に配置される第１変換部分と、前記第１側と反対側の第２側に配置される第２変換部分と、を含み、前記ピクセル回路は、前記ピクセル領域で点対称形状を有し、前記第１方向で非対称形状を有することを特徴とするイメージセンサ。
前記ピクセル回路は、第１伝送トランジスタ及び第２伝送トランジスタを含む第１トランジスタを含み、前記第１伝送トランジスタ及び前記第２伝送トランジスタは、前記第１方向と傾斜した第１対角線方向での両側にそれぞれ配置されることを特徴とする請求項１８に記載のイメージセンサ。
前記ピクセル回路は、前記第１トランジスタと異なる断面形状を有する第２トランジスタ及び第３トランジスタを含み、前記第２トランジスタと前記第３トランジスタは、前記第１方向と傾斜し前記第１対角線方向と交差する第２対角線方向での両側にそれぞれ配置されることを特徴とする請求項１９に記載のイメージセンサ。

Description

本発明はイメージセンサに関し、特に構造を改善したイメージセンサに関する。イメージセンサは、光学映像を電気信号に変換する半導体素子である。イメージセンサは、シリコン半導体を基盤とした電荷結合素子（ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉｃｅ：ＣＣＤ）型イメージセンサと、相補性金属酸化物半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）型イメージセンサ（ＣＩＳ）に分類される。このうち、ＣＭＯＳ型イメージセンサは、駆動方式が単純であり信号処理回路を単一チップに集積することができて、小型化が可能であり電力消費が低くてバッテリー容量が制限的な製品にも適用される。従って、電子産業の発展につれて、ＣＭＯＳ型イメージセンサの性能を向上するための多様な研究を続けることは日々の課題となっている。本発明の実施形態によるイメージセンサの一例の概略構成を示すブロック図である。図１に示したイメージセンサに含まれるピクセルアレイの回路図である。本発明の一実施形態によるイメージセンサの一部を示す部分断面図である。図３に示したイメージセンサの複数のピクセル領域を概略的に示す平面図である。図４に示した複数のピクセル領域の内の一つのピクセル領域を示す平面図である。図５のＣ－Ｃ’線に沿って切断した断面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの複数のピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサのピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサのピクセル領域を概略的に示す平面図である。本発明の他の実施形態によるイメージセンサの一部を示す部分断面図である。次に、本発明に係るイメージセンサを実施するための形態の具体例を図面を参照しながら説明する。実施形態は、多様な形態に実現することができ、ここで説明する実施形態に限定されない。本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一又は類似の構成要素については同一の参照符号を使用する。また、図面に示した各構成の大きさ及び厚さは説明の便宜のために任意に示したもので、本発明が図面に限定されるものではない。説明の便宜及び／又は簡単な図示のために一部層及び領域の厚さを拡大するか又は誇張して表現した。また、層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の「直上」にあるという時には中間に他の部分がないことを意味する。また、基準となる部分の「上」にあるというのは基準となる部分の上又は下に位置することであり、必ずしも重力反対方向に「上」に位置することを意味するのではない。また、明細書全体で、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことができるのを意味する。また、明細書全体で、「平面上」又は「平面視で」は対象部分を上から見た時を意味し、「断面上」又は「断面で見る時」は対象部分を垂直に、切断した断面を横から見た時を意味する。以下では、図１～図６を参照して、本発明の一実施形態によるイメージセンサを詳細に説明する。図１は、本発明の実施形態によるイメージセンサ１０の一例の概略構成を示すブロック図である。図１を参照すれば、本発明の一実施形態によるイメージセンサ１０は、ピクセルアレイ１０ａと、ピクセルアレイ１０ａを制御するロジック回路２０を含む。ロジック回路２０は、ピクセルアレイ１０ａを制御するための回路であって、例えば、コントローラー２２、タイミング生成器２４、ロードライバ２６ａ、リードアウト回路２６ｂ、ランプ信号生成器２６ｃ、及びデータバッファ２８を含む。そして、イメージセンサ１０がイメージ信号処理器３０をさらに含み得る。実施形態によってイメージ信号処理器３０は、イメージセンサ１０の外部に配置されてもよい。イメージセンサ１０は、外部から受信した光を電気信号に変換してイメージ信号を生成し、イメージセンサ１０で生成されたイメージ信号は、イメージ信号処理器３０に提供される。イメージセンサ１０は、イメージ又は光センシング機能を有する電子装置に搭載することができる。例えば、イメージセンサ１０は、カメラ、スマートフォン、ウェアラブル機器、事物インターネット（ＩｎｔｅｒｎｅｔｏｆＴｈｉｎｇｓ：ＩｏＴ）機器、家電機器、タブレット（ｔａｂｌｅｔ）、個人情報端末器（ｐｅｒｓｏｎａｌｄｉｇｉｔａｌａｓｓｉｓｔａｎｔ：ＰＤＡ）、携帯用マルチメディア再生装置（ｐｏｒｔａｂｌｅｍｕｌｔｉｍｅｄｉａｐｌａｙｅｒ：ＰＭＰ）、ナビゲーション（ｎａｖｉｇａｔｉｏｎ）、ドローン（ｄｒｏｎｅ）、又は先端運転者補助システム（ａｄｖａｎｃｅｄｄｒｉｖｅｒａｓｓｉｓｔａｎｃｅｓｙｓｔｅｍ：ＡＤＡＳ）のような電子装置に搭載することができる。又は、イメージセンサ１０は、車両、家具、製造設備、ドア、又は各種計測機器に部品として備えられる電子装置に搭載することができる。ピクセルアレイ１０ａは、複数のピクセル領域ＰＸ、そして複数のピクセル領域ＰＸにそれぞれ接続される複数のローラインＲＬ及び複数のカラムラインＣＬを含む。一実施形態で、各ピクセル領域ＰＸは、少なくとも一つの光電変換素子を含む。光電変換素子は、入射した光を感知し、入射した光を光量による電気信号、即ち、複数のアナログピクセル信号に変換する。光電変換素子は、フォトダイオード、フォトトランジスタ、フォトゲート、又はピンドフォトダイオード（ｐｉｎｎｅｄｐｈｏｔｏｄｉｏｄｅ、ＰＰＤ）であり得る。又は、光電変換素子は、３Ｄセンサピクセルに適用される単一光子アバランシェダイオード（ｓｉｎｇｌｅ－ｐｈｏｔｏｎａｖａｌａｎｃｈｅｄｉｏｄｅ：ＳＰＡＤ）であってもよい。光電変換素子から出力されるアナログピクセル信号のレベルは、各ピクセル領域ＰＸに提供される光の量又は光電変換素子から出力される電荷の量に比例する。複数のローラインＲＬは、一方向に延長されて一方向に沿って配置された複数のピクセル領域ＰＸに接続される。例えば、ロードライバ２６ａからローラインＲＬに出力される制御信号が当該ローラインＲＬに接続された複数のピクセル領域ＰＸのトランジスタのゲートに伝達される。カラムラインＣＬは、一方向と交差する方向に延長され一方向と交差する方向に沿って配置された複数のピクセル領域ＰＸに接続される。複数のピクセル領域ＰＸから出力される複数のピクセル信号は、複数のカラムラインＣＬを通じてリードアウト回路２６ｂに伝達される。一実施形態で、複数のピクセル領域ＰＸが複数の列及び／又は複数の行の形態で括られて一つの単位ピクセルグループを構成する。即ち、ローラインＲＬの延長方向に配置された複数のピクセル及び／又はカラムラインＣＬの延長方向に配置された複数のピクセル領域ＰＸが、一つの単位ピクセルグループを構成する。例えば、一つの単位ピクセルグループは、二つの列及び／又は二つの行の形態に配列された複数のピクセル領域ＰＸを含み、一つの単位ピクセルグループが一つのピクセル信号を出力する。しかし、実施形態がこれに限定されるものではなく、多様な変形が可能である。他の例として、一つのピクセル領域ＰＸが一つの単位ピクセルグループを構成することもできる。実施形態によって、各ピクセル領域ＰＸは、光電変換素子が生成した電荷を処理して電気信号を出力するピクセル回路を含む。ピクセル回路は、伝送トランジスタ、リセットトランジスタ、選択トランジスタ、駆動トランジスタなどを含む。実施形態は、これに限定されるものではなく、ピクセル回路が多様な構造を有することができる。コントローラー２２は、イメージセンサ１０に含まれるタイミング生成器２４、ロードライバ２６ａ、リードアウト回路２６ｂ、ランプ信号生成器２６ｃ、データバッファ２８などを全般的に制御する。例えば、コントローラー２２が制御信号を用いて動作タイミングを制御する。一実施形態で、コントローラー２２は、アプリケーションプロセッサから撮像モードを指示するモード信号を受信し、受信したモード信号に基づいてイメージセンサ１０を全般的に制御する。タイミング生成器２４は、イメージセンサ１０の動作タイミングの基準となる信号を生成する。タイミング生成器２４は、ロードライバ２６ａ、リードアウト回路２６ｂ、及びランプ信号生成器２６ｃのタイミングを制御する制御信号を提供する。ロードライバ２６ａは、タイミング生成器２４の制御信号に応答してピクセルアレイ１０ａを駆動するための制御信号を生成し、複数のローラインＲＬを通じてピクセルアレイ１０ａの複数のピクセル領域ＰＸに制御信号を提供する。例えば、ロードライバ２６ａは、伝送トランジスタを制御する伝送信号、リセットトランジスタを制御するリセット制御信号、選択トランジスタを制御する選択制御信号などを生成してピクセルアレイ１０ａに提供する。リードアウト回路２６ｂは、対応するカラムラインＣＬを通じて出力されるピクセル信号（又は電気信号）を、光量を示すピクセル値に変換する。ランプ信号生成器２６ｃは、基準信号又はランプ信号を生成してリードアウト回路２６ｂに伝送する。例えば、リードアウト回路２６ｂは、ランプ信号とピクセル信号とを比較してピクセル信号をピクセル値に変換する。ピクセル値は、複数のビットを有するイメージデータである。データバッファ２８は、リードアウト回路２６ｂから伝達されるピクセル領域ＰＸのピクセル値を保存し、コントローラー２２からの信号に応答して保存したピクセル値を出力する。イメージ信号処理器３０は、データバッファ２８から受信したイメージ信号に対してイメージ信号処理を行う。例えば、イメージ信号処理器３０は、データバッファ２８から複数のイメージ信号を受信し、受信したイメージ信号を合成して一つのイメージを生成する。前述のイメージセンサ１０は、一例として提示したものに過ぎず、イメージセンサ１０の構造、方式などが多様に変形できる。図２は、図１に示したイメージセンサ１０に含まれるピクセルアレイ１０ａの回路図である。図２を参照すると、ピクセルアレイ１０ａは、光電変換部ＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ゲイン制御トランジスタ（ＤＣＸ、ＭＣＸ）、駆動トランジスタＳＦ、選択トランジスタＳＸを含む。図２に示した光電変換部ＰＤは、図３に示した光電変換部１２０に該当する。伝送トランジスタＴＸは、光電変換部ＰＤと第１フローティング拡散ノードＦＤ１との間に接続される。伝送トランジスタＴＸのゲートに印加される伝送制御信号ＴＳに応答して、伝送トランジスタＴＸが、光電変換部ＰＤに生成された電荷を第１フローティング拡散ノードＦＤ１に伝送する。ゲイン制御トランジスタ（ＤＣＸ、ＭＣＸ）は、第１フローティング拡散