Search

JP-2026077573-A - 半導体構造の製造方法

JP2026077573AJP 2026077573 AJP2026077573 AJP 2026077573AJP-2026077573-A

Abstract

【課題】半導体構造の動作性能を高める製造方法を提供する。 【解決手段】方法は、相互接続導電層１１０が埋め込まれた基板１００を提供することと、相互接続導電層表面が露出した基板を被覆するスタック層２００を形成することと、スタック層の中に、スタック層を貫通し、かつ、相互接続導電層表面を露出させる貫通孔２１０を形成することと、少なくとも貫通孔の側壁及び底部を被覆する酸化ケイ素の側壁材料層を形成することと、側壁材料層を被覆するアモルファスシリコン保護材料層を形成することと、保護材料層に対して熱処理を行って、保護材料層に材料相転移過程を実現させることと、貫通孔底部の相互接続導電層上方に位置する材料をエッチング除去して、相互接続導電層表面を露出させると同時に、貫通孔側壁を被覆する側壁材料層を側壁層３１０とし、側壁層を被覆する残りの保護材料層を保護層４１０とすることと、保護層を除去することと、を含む。 【選択図】図１１

Inventors

  • チアン ジャン
  • ペン リ

Assignees

  • 深▲セン▼市昇維旭技術有限公司

Dates

Publication Date
20260513
Application Date
20250903
Priority Date
20241025

Claims (16)

  1. 半導体構造の製造方法であって、 相互接続導電層が埋め込まれた基板を提供することであって、前記基板は前記相互接続導電層の表面を露出させており、前記基板上には前記基板を被覆するスタック層が形成され、前記スタック層内には前記スタック層を貫通し、かつ前記相互接続導電層表面を露出させる貫通孔が形成されている基板を提供することと、 少なくとも前記貫通孔の側壁及び底部を被覆する、材質が酸化ケイ素である側壁材料層を形成することと、 前記側壁材料層を被覆する、材質がアモルファスシリコンである保護材料層を形成することと、 前記保護材料層に対して熱処理を行うことで、前記保護材料層に材料相転移過程を実現させることと、 前記貫通孔底部の前記相互接続導電層上方に位置する材料をエッチング除去して、前記相互接続導電層表面を露出させると同時に、前記貫通孔側壁を被覆する前記側壁材料層を側壁層とし、前記側壁層を被覆する残りの前記保護材料層を保護層とすることと、 前記保護層を除去することと、 を含むことを特徴とする、半導体構造の製造方法。
  2. 前記保護材料層に対して熱処理を行うステップにおいて、前記保護材料層の材料がアモルファスシリコンから多結晶シリコンに転換されることを特徴とする、請求項１に記載の半導体構造の製造方法。
  3. 前記保護材料層に対して熱処理を行うステップにおいて、前記熱処理にはラピッドサーマルプロセスが含まれることを特徴とする、請求項１に記載の半導体構造の製造方法。
  4. 前記保護材料層に対して熱処理を行った後、前記貫通孔底部の前記相互接続導電層上方に位置する材料をエッチング除去する前に、前記製造方法がさらに、前記保護材料層に対して酸化処理を行って、前記貫通孔底部の前記保護材料層を完全に酸化させ、前記貫通孔側壁の前記保護材料層を部分的に酸化させて犠牲層を形成することを含み、前記犠牲層は少なくとも前記貫通孔側壁上の残りの前記保護材料層を被覆することを特徴とする、請求項１に記載の半導体構造の製造方法。
  5. 前記貫通孔底部の前記相互接続導電層上方に位置する材料をエッチング除去するステップが、前記犠牲層及び前記貫通孔底部の側壁材料層をエッチング除去することを含むことを特徴とする、請求項４に記載の半導体構造の製造方法。
  6. 前記保護材料層に対して酸化処理を行うステップにおいて、前記犠牲層の材質は前記側壁材料層の材質と同じであり、 同一工程において前記犠牲層と前記貫通孔底部の側壁材料層をエッチング除去することを特徴とする、請求項５に記載の半導体構造の製造方法。
  7. 前記保護材料層に対して酸化処理を行うステップが、その場水蒸気発生酸化プロセス又は炉管酸化プロセスを採用して前記保護材料層に対して酸化処理を行うことを含むことを特徴とする、請求項４に記載の半導体構造の製造方法。
  8. 湿式エッチングプロセスを採用して前記犠牲層及び前記貫通孔底部の側壁材料層を除去することを特徴とする、請求項５に記載の半導体構造の製造方法。
  9. 前記保護材料層に対して酸化処理を行う前に、前記保護材料層を被覆するバッファ層を形成することをさらに含み、 前記犠牲層及び前記貫通孔底部の側壁材料層をエッチング除去するステップが、前記バッファ層を除去することをさらに含むことを特徴とする、請求項５に記載の半導体構造の製造方法。
  10. 前記保護材料層を被覆するバッファ層を形成するステップにおいて、前記バッファ層の材質が、酸化ケイ素、窒化ケイ素、酸窒化ケイ素の中の任意の１種を含むことを特徴とする、請求項９に記載の半導体構造の製造方法。
  11. 前記保護材料層に対して酸化処理を行うステップが、前記保護材料層を被覆する、材質が酸化物材料であるバッファ層を形成し、かつ前記バッファ層の形成と同時に、前記バッファ層から前記保護材料層内まで酸化を拡散して、前記貫通孔底部の前記保護材料層を完全に酸化させ、前記貫通孔側壁の前記保護材料層を部分的に酸化させて前記犠牲層を形成することを含み、 前記犠牲層及び前記貫通孔底部の側壁材料層をエッチング除去するステップが、前記バッファ層を除去することをさらに含むことを特徴とする、請求項５に記載の半導体構造の製造方法。
  12. 原子層堆積プロセスを採用して前記保護材料層を被覆するバッファ層を形成することを特徴とする、請求項９又は１１に記載の半導体構造の製造方法。
  13. 前記保護材料層を被覆するバッファ層を形成するステップにおいて、前記バッファ層の材質は前記犠牲層の材質と同じであり、 同一工程において前記犠牲層及び前記バッファ層を除去することを特徴とする、請求項９又は１１に記載の半導体構造の製造方法。
  14. 原子層堆積プロセスを採用して少なくとも前記貫通孔の側壁及び底部を被覆する側壁材料層を形成することを特徴とする、請求項１に記載の半導体構造の製造方法。
  15. 化学気相堆積プロセスを採用して前記側壁材料層を被覆する保護材料層を形成することを特徴とする、請求項１に記載の半導体構造の製造方法。
  16. 湿式エッチングプロセスを採用して前記保護層を除去することを特徴とする、請求項１に記載の半導体構造の製造方法。

Description

本発明の実施例は半導体製造分野に関し、特に半導体構造の製造方法に関する。 ピラー（Ｐｉｌｌａｒ）電気接続構造は、電子デバイスにおいて、特に高密度、高信頼性及び安定した電気接続が必要な場合に重要な役割を果たしており、集積回路、半導体デバイス、パッケージ技術などの分野に広く応用され、電子製品の性能向上と信頼性の保障に有力なサポートを提供している。 電子技術の急速な発展に伴い、ピラー電気接続構造も絶え間ない技術革新と最適化を経験してきた。最初の簡単なピラー構造から現在の複雑な三次元構造まで、その性能及び信頼性は著しく向上している。それと同時に、材料科学、ナノ技術、精密製造技術の絶え間ない進歩に伴い、ピラー電気接続構造の設計や製造も、より精密で、効率が良くなっている。 従来技術中の半導体構造の製造方法における各ステップに対応する構造概略図である。従来技術中の半導体構造の製造方法における各ステップに対応する構造概略図である。従来技術中の半導体構造の製造方法における各ステップに対応する構造概略図である。従来技術中の半導体構造の製造方法における各ステップに対応する構造概略図である。従来技術中の半導体構造の製造方法における各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法におけるもう１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法におけるもう１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法におけるもう１つの実施例中の各ステップに対応する構造概略図である。本発明の半導体構造の製造方法におけるさらに別の実施例中の各ステップに対応する構造概略図である。 背景技術から、現時点では半導体構造の動作性能を向上させることは難しいことがわかる。ここでは、半導体構造の製造方法と結び付けて、半導体構造の動作性能が未だ向上しない原因について分析する。 図１～図５は、半導体構造の製造方法における各ステップに対応する構造概略図である。 図１を参照すると、相互接続導電層１１が埋め込まれた基板１０が提供されており、基板１０は相互接続導電層表面を露出させており、基板１０上には基板１０を被覆するスタック層２０が形成され、スタック層２０内には、スタック層２０を貫通し、かつ相互接続導電層１１表面を露出させる貫通孔２１が形成されている。 図２を参照すると、少なくとも貫通孔２１の側壁及び底部を被覆する、材料が酸化ケイ素である側壁材料層３０が形成されている。 図３を参照すると、側壁材料層３０を被覆する、材質がアモルファスシリコンである保護材料層４０が形成されている。 図４を参照すると、貫通孔２１底部の相互接続導電層１１上方に位置する材料をエッチング除去して、相互接続導電層１１表面を露出させると同時に、貫通孔２１側壁を被覆する側壁材料層３０を側壁層３１とし、側壁層３１を被覆する保護材料層４０を保護層４１としている。 保護材料層４０の材料がアモルファスシリコンであるため、貫通孔２１のアスペクト比は比較的大きく、かつ寸法（ＣＤ）は比較的小さいが、アモルファスシリコン保護材料層４０の厚さが通常はかなり薄いので、薄膜の不連続が発生し、膜層上にピンホール（ｐｉｎｈｏｌｅ）欠陥が生じることがある。乾式エッチングで貫通孔２１底部の相互接続導電層１１上方に位置する材料を除去する過程では、保護材料層４０の側壁材料層３０に対する保護効果は比較的弱く、ピンホールを通して側壁材料層３０に乾式エッチングによる損傷を生じさせる。 また、乾式エッチングを用いて貫通孔２１底部の相互接続導電層１１上方に位置する材料を除去する必要があるので、貫通孔２１底部に乾式エッチングによるエッチング残留物が残りやすく、それにより後続の保護層４１除去の前に、さらに洗浄処理を行う必要があるが、保護層４１の膜層にピンホール欠陥があると、洗浄処理する際に、洗浄液が容易に保護層４１を通過して側壁層３１を損傷し、またその後に湿式エッチングで保護層４１を除去する際にも、エッチング液が容易に保護層４１を通過して側壁層３１を損傷する。これ以外にも、乾式エッチングを採用して貫通孔２１底部の相互接続導電層１１上方に位置する材料を除去する場合、貫通孔２１底部が開放されて露出する相互接続導電層１１の寸法は区域による差がかなり大きく、貫通孔２１底部の相互接続導電層１１上方に位置する材料を除去するプロセスの寸法精度に影響するので、区域の異なる貫通孔２１底部に露出する相互接続導電層１１の寸法の均一性が低くなり、その後に相互接続導電層１１を貫通孔２１底部を介して電気接続する際の接触抵抗の一致性が悪くなって、半導体構造の動作性能に影響する。 図５を参照すると、保護層４１が除去されている。 保護層４１を除去した後、相互接続導電層１１は貫通孔２１底部を介して電気接続を行うが、側壁層３１の損傷は相互接続導電層１１が貫通孔２１底部を介して行う電気接続に対する保護作用を容易に低下させ、それにより半導体構造の動作性能に影響を与える。 技術的な問題を解決するために、本発明の実施例では半導体構造の製造方法を提供しており、相互接続導電層が埋め込まれた基板を提供することであって、基板は相互接続導電層表面を露出させており、基板上には基板を被覆するスタック層が形成され、スタック層内にはスタック層を貫通し、かつ相互接続導電層の表面を露出させる貫通孔が形成されている基板を提供することと、少なくとも貫通孔の側壁及び底部を被覆する、材質が酸化ケイ素である側壁材料層を形成することと、側壁材料層を被覆する、材質がアモルファスシリコンである保護材料層を形成することと、保護材料層に対して熱処理を行って、保護材料層に材料相転移過程を実現させることと、貫通孔底部の相互接続導電層上方に位置する材料をエッチング除去して相互接続導電層表面を露出させると同時に、貫通孔側壁を被覆する側壁材料層を側壁層とし、側壁層を被覆する残りの保護材料層を保護層とすることと、保護層を除去することと、が含まれている。 本発明の実施例において、貫通孔底部の相互接続導電層上方に位置する材料をエッチング除去する前に、保護材料層に対して熱処理を行って、保護材料層に材料相転移過程を実現させることにより、アモルファスシリコンから多結晶シリコンへの転換過程における結晶格子の再構築によって保護材料層中のピンホール欠陥を除去し、保護材料層の成膜効果を改善することに役立ち、貫通孔底部の相互接続導電層上方に位置する材料をエッチング除去して相互接続導電層表面を露出させるステップでは、貫通孔側壁の保護材料層の側壁材料層に対する保護作用を向上させ、貫通孔底部の保護材料層と側壁材料層を除去する際にピンホール欠陥のために貫通孔底部両側の側壁材料層を損傷することを回避し、又は改善することで、側壁層の膜層品質を向上させることに役立ち、さらには相互接続導電層が貫通孔底部を介して行う電気接続に対する側壁層の保護作用を向上させ、漏電の発生を減らし、又は回避することに役立ち、半導体構造の動作性能をさらに向上させることに役立つ。 本発明の上記の目的、特徴及び利点をより明確にわかりやすくするために、以下では、図面と結び付けて本発明の具体的実施例について詳細に説明する。 図６～図１２は、本発明の半導体構造の製造方法における１つの実施例中の各ステップに対応する構造概略図である。 図６を参照すると、基板１００が提供されており、基板１００内には相互接続導電層１１０が埋め込まれ、基板１００は相互接続導電層１１０表面を露出させており、基板１００上には基板１００を被覆するスタック層２００が形成され、スタック層２００内には、スタック層２００を貫通し、かつ相互接続導電層１１０表面を露出させる貫通孔２１０が形成されている。 基板１００は、半導体構造の製造プロセスのためにプロセス操作の基礎を提供するために用いられる。 本実施例では、基板１００内に相互接続導電層１１０が埋め込まれており、基板１００は相互接続導電層１１０の表面を露出させている。 相互接続導電層１１０は外部の電気接続に用いることで基本回路を実現しており、基板１００が相互接続導電層１１０の表面を露出していることで、相互接続導電層１１０に、基板１００から露出している表面を介して外部との電気接続を実現させている。 本実施例では、相互接続導電層１１０の材質は金属材料である。 一例として、本実施例では、相互接続導電層１１０は、底部金属層（ｂｏｔｔｏｍ ｍｅｔａｌ）ある。 スタック層２００は貫通孔２１０の形成のためにプロセス操作の基礎を提供するために用いられる。 具体的には、本実施例では、スタック層２００は、最底部に位置するエッチング停止層（未表示）を含む。 エッチング停止層は貫通孔２１０を形成する際のエッチング停止位置として用いられ、貫通孔２１０の形成をより簡便に、精確にするとともに、異なる区域の貫通孔２１０の高さの一致性を高めるためにも役立つ。 貫通孔２１０は、後続の側壁層、及び相互接続導電層１１０と外部との電気接続を実現する相互接続構造の形成のために空間的な位置を提供するために用いられる。 本実施例では、貫通孔２１０はスタック層２００を貫通し、かつ相互接続導電層１１０表面を露出させることで、その後に貫通孔２１０内に形成される相互接続構造と相互接続導電層１１０を接触させて電気接続させる。 図７を参照すると、少なくとも貫通孔２１０の側壁及び底部を被覆する側壁材料層３００が形成されており、側壁材料層３００の材質は酸化ケイ素である。 側壁材料層３００は、その後に側壁層を形成するために用いられる。 本実施例では、側壁材料層３００の材質は酸化ケイ素であり、後に形成される側壁層の遮断性能と保護能力を高めるとともに、その後にはさらに側壁材料層３００を被覆する犠牲層を形成し、しかも犠牲層の材質は酸化ケイ素であり、側壁材料層３００の材質も酸化ケイ素なので、貫通孔２１０底部の側壁材料層３００と犠牲層を一体構造に連結することにより、同一工程において犠牲層と貫通孔２１０底部の側壁材料層３００を容易に除去することに役立つ。 具体的には、本実施例では、少なくとも貫通孔２１０の側壁及び底部を被覆する側壁材料層３００を形成するステップにおいて、側壁材料層３００は、スタック層２００の頂部も被覆している。 本実施例では、原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）プロセスを採用し、少なくとも貫通孔２１０の側壁及び底部を被覆する側壁材料層３００を形成している。 原子層堆積プロセスを採用して形成される側壁材料層３００の厚さは均一性が良く、かつ良好なステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）能力を有し、側壁材料層３００に、貫通孔２１０の底部及び側壁とスタック層２００の頂部を適切に共形被覆させることができる。また、その後に形成される側壁層の厚さの均一性を高めることにも役立つ。 図８を参照すると、側壁材料層３００を被覆する保護材料層４００を形成しており、保護材料層４００の材質はアモルファスシリコンである。 保護材料層４００は、後続の製造プロセスに