Search

JP-2026077742-A - 遊技機

JP2026077742AJP 2026077742 AJP2026077742 AJP 2026077742AJP-2026077742-A

Abstract

【課題】表示手段にて表示を行わせるための構成を好適なものとすることが可能な遊技機を提供すること。 【解決手段】主側ＣＰＵ６３は各表示部に対応する表示データを表示ＩＣに送信する。表示ＩＣはその表示データの送信対象に対応する表示回路に対してその表示データを設定する。これにより、当該表示回路に対応する表示部においてその表示データに対応する表示が行われる。また、主側ＣＰＵ６３は第１割込み周期で割り込んで起動される第１タイマ割込み処理だけではなく、第１割込み周期よりも短い第２割込み周期で割り込んで起動される第２タイマ割込み処理を実行する。第２タイマ割込み処理に上記表示データを送信するための処理が集約されている。また、第２タイマ割込み処理は主側ＣＰＵ６３に動作電力の供給が開始された場合に実行されるメイン処理に対しても割り込んで起動される。 【選択図】 図６

Inventors

  • 倉田 豪

Assignees

  • 株式会社三洋物産

Dates

Publication Date
20260513
Application Date
20260212

Claims (1)

  1. 開閉可能に設けられた遊技機前面体と、 所定検知手段と電気的に接続され、遊技に対する遊技価値を付与するための処理を実行する遊技価値付与手段と、 前記遊技価値付与手段と電気的に接続され、所定の処理を実行する処理実行手段と、 を備える遊技機において、 前記遊技価値付与手段は、 前記遊技価値を付与するための処理に用いられる情報であって、前記所定検知手段の検知に対して参照される情報である参照用情報を記憶する第１参照用情報記憶手段と、 本遊技機への電力の所定の供給が開始された後であって遊技を進行させるための所定処理の実行を開始する前に、前記第１参照用情報記憶手段に記憶されている参照用情報に対応した参照用情報信号を前記処理実行手段に対して送信する第１送信手段と、 前記所定検知手段による検知に基づいて取得された情報に基づく所定情報信号を前記処理実行手段に対して送信する第２送信手段と、 前記遊技機前面体が開放されて所定状態が発生した場合に所定状態信号を前記処理実行手段に対して送信する第３送信手段と、 本遊技機への電力の所定の供給が開始された後であって前記所定処理の実行を開始する前に、所定記憶領域が正常であるか否かを判定するための所定判定処理を実行する手段と、 を備え、 前記所定判定処理にて前記所定記憶領域が正常ではないと判定された場合、それに対応する処理が実行される構成であり、 前記所定判定処理にて前記所定記憶領域が正常であると判定された場合、その後に前記第１送信手段による前記参照用情報信号の送信が実行される構成であり、 前記処理実行手段は、 前記遊技価値付与手段から送信された前記参照用情報信号に対応した参照用情報を記憶する第２参照用情報記憶手段と、 前記第２送信手段から送信された前記所定情報信号、及び前記第２参照用情報記憶手段に記憶されている参照用情報に基づいて、前記所定の処理を実行する実行手段と、 前記実行手段による前記所定の処理の処理結果に関する情報である処理結果情報を記憶する処理結果情報記憶手段と、 前記第３送信手段から送信された前記所定状態信号を受信した場合にそれに対応する情報を記憶する手段と、 所定の操作が行われたことに基づき所定の契機が発生した場合に、前記処理結果情報記憶手段に記憶された前記処理結果情報を消去させる手段と、 を備え、 前記遊技価値付与手段は、遊技の進行を制御する主制御手段であり、 前記処理実行手段は、演出の実行を制御する演出制御手段であり、 監視対象として設定されている事象であって遊技の進行制御が停止される事象である所定の事象が発生している状況であっても前記遊技価値付与手段からの前記参照用情報信号の送信が行われる構成であり、 本遊技機は、前記処理結果情報記憶手段に記憶された前記処理結果情報に対応する表示が所定表示手段にて行われるようにする手段を備え、 前記所定の処理は、遊技を行うために使用される価値の付与とは異なる処理であり、 監視対象として設定されている事象であって遊技の進行制御が停止される事象である所定の事象が発生した場合には前記第２送信手段による前記所定情報信号を送信するための所定の制御が実行されない構成であることを特徴とする遊技機。

Description

本発明は、遊技機に関するものである。 遊技機としてパチンコ遊技機やスロットマシンなどが知られている。例えば、パチンコ遊技機は、遊技者に付与された遊技球を貯留する皿貯留部を遊技機前面部に備えており、当該皿貯留部に貯留された遊技球が遊技球発射装置に案内されて、遊技者の発射操作に応じて遊技領域に向けて発射される。そして、例えば遊技領域に設けられた入球部に遊技球が入球した場合に、遊技者に利益が付与される（例えば特許文献１参照）。 また、スロットマシンでは、メダルがベットされている状況でスタートレバーが操作されて新たなゲームが開始される場合に制御手段にて抽選処理が実行される。また、抽選処理が実行された場合には制御手段にて回転開始制御が実行されることによりリールの回転が開始され、当該リールの回転中にストップボタンが操作された場合には制御手段にて回転停止制御が実行されることによりリールの回転が停止される。そして、リールの回転停止後の停止結果が抽選処理の当選役に対応したものである場合には、当該当選役に対応した特典が遊技者に付与される。 特開２００９－２６１４１５号公報 第１の実施形態におけるパチンコ機を示す斜視図である。パチンコ機の主要な構成を分解して示す斜視図である。遊技盤の構成を示す正面図である。遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。主制御装置の正面図である。パチンコ機の電気的構成を示すブロック図である。当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。主側ＲＯＭに記憶されている各種テーブルを説明するための説明図である。主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。主側ＣＰＵにて実行される特図特電制御処理を示すフローチャートである。主側ＣＰＵにて実行される特図変動開始処理を示すフローチャートである。主側ＣＰＵに入球検知センサの検知結果が入力されるようにする構成を説明するための説明図である。主側ＣＰＵにて実行される入球検知処理を示すフローチャートである。払出制御装置及び当該払出制御装置との間で通信を行う各種装置の電気的構成を説明するためのブロック図である。払出側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。管理用ＩＣの電気的構成を説明するためのブロック図である。管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。対応関係用メモリの構成を説明するための説明図である。履歴用メモリの構成を説明するための説明図である。主側ＣＰＵにて実行される認識用処理を示すフローチャートである。管理側ＣＰＵにて実行される管理処理を示すフローチャートである。（ａ）～（ｄ）第１～第１５バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。主側ＣＰＵにて実行される管理用出力処理を示すフローチャートである。管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。（ａ）～（ｅ）履歴用メモリに履歴情報が格納されていく様子を示すタイムチャートである。主側ＣＰＵにて実行される設定値更新信号の出力処理を示すフローチャートである。管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。管理側ＣＰＵにて実行される表示出力処理を示すフローチャートである。管理側ＣＰＵにて実行される表示用処理を示すフローチャートである。（ａ）主側ＣＰＵにて実行されるデータ出力用処理を示すフローチャートであり、（ｂ）管理側ＣＰＵにて実行される外部出力用処理を示すフローチャートである。第２の実施形態における主側ＲＯＭに記憶されている各種テーブルを説明するための説明図である。第３の実施形態における別保存用メモリの構成を説明するための説明図である。管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。管理側ＣＰＵにて実行される繰り返し変更の監視処理を示すフローチャートである。第４の実施形態における主側ＣＰＵにて実行される繰り返し変更の監視処理を示すフローチャートである。第５の実施形態における管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。第６の実施形態における履歴用メモリの構成を説明するための説明図である。管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。第７の実施形態における履歴用メモリの構成を説明するための説明図である。管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。第８の実施形態における履歴用メモリの構成を説明するための説明図である。管理側ＣＰＵにて実行される設定更新認識用処理を示すフローチャートである。管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。管理側ＣＰＵにて実行される表示出力処理を示すフローチャートである。第９の実施形態における管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。主側ＣＰＵにて実行される認識用処理を示すフローチャートである。管理側ＣＰＵにて実行される管理処理を示すフローチャートである。（ａ）～（ｈ）第１～第１２バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。第１０の実施形態における各入球検知センサの検知結果を主側ＣＰＵ及び管理用ＩＣに送信する信号経路の構成を説明するためのブロック図である。第１１の実施形態における主制御装置の正面図である。ＭＰＵの制御に基づき第１～第４報知用表示装置において各種表示を行うための電気的な構成を説明するためのブロック図である。管理側ＣＰＵにて実行される表示用処理を示すフローチャートである。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。（ａ）遊技履歴の管理結果が表示される場合における第１～第４報知用表示装置の表示態様を説明するための説明図であり、（ｂ）パチンコ機の設定状態が変更される場合における第１～第４報知用表示装置の表示態様を説明するための説明図である。（ａ）～（ｈ）第１～第４報知用表示装置が表示状態となる様子を示すタイムチャートである。（ａ）第１２の実施形態における第１報知用表示装置の構成を説明するための説明図であり、（ｂ）第２報知用表示装置の構成を説明するための説明図である。第１～第４報知用表示装置にて遊技履歴の管理結果を表示する場合及びパチンコ機の設定状態を変更することが可能な変更可能状態であることを表示する場合における第１報知用表示装置及び第２報知用表示装置の表示内容を説明するための説明図である。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。第１３の実施形態における異常表示エリアの構成を説明するための説明図である。主側ＣＰＵにて実行される異常設定処理を示すフローチャートである。主側ＣＰＵにて実行される異常表示用処理を示すフローチャートである。第１４の実施形態における主側ＣＰＵにて実行される管理用出力処理を示すフローチャートである。別形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。第１５の実施形態における主側ＲＯＭのプログラム及びデータの設定態様を説明するための説明図である。主側ＲＡＭにおける各エリアの設定態様を説明するための説明図である。主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。主側ＣＰＵにて実行される管理用処理を示すフローチャートである。主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。遊技履歴を管理するために使用される非特定制御用のワークエリアの各種エリアを説明するための説明図である。主側ＣＰＵにて実行されるチェック処理を示すフローチャートである。主側ＣＰＵにて実行される通常の入球管理処理を示すフローチャートである。主側ＣＰＵにて実行される結果演算処理を示すフローチャートである。主側ＣＰＵにて実行される表示用処理を示すフローチャートである。第１６の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。第１７の実施形態における主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。第１８の実施形態における主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。第１９の実施形態における主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。第２０の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。第２１の実施形態における電気的構成を説明するための説明図である。第２２の実施形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。主側ＣＰＵにて実行される設定確認用処理を示すフローチャートである。主側ＣＰＵにて実行されるＲＡＭ監視処理を示すフローチャートである。別形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。別形態における主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。第２３の実施形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。第２４の実施形態における主側ＣＰＵにて実行されるＲＡＭ監視処理を示すフローチャートである。第２５の実施形態における主側ＣＰＵにて実行されるＲＡＭ監視処理を示すフローチャートである。主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。主側ＣＰＵにて実行される別監視処理を示すフローチャートである。第２６の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。第２７の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。第２８の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。第２９の実施形態における主側ＣＰＵにて実行される管理用処理を示すフローチャートである。第３０の実施形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。主側ＣＰＵにて実行される停電情報記憶処理を示すフローチャートである。（ａ）ＭＰＵの構成を説明するためのブロック図であり、（ｂ）リセット信号出力部によるリセット信号の出力の様子を示すタイムチャートである。主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。主側ＣＰＵにて実行される設定監視処理を示すフローチャートである。主側ＣＰＵにて実行される管理用処理を示すフローチャートである。主側ＣＰＵにて実行される管理実行処理を示すフローチャートである。主側ＣＰＵにて実行される別監視処理を示すフローチャートである。第３１の実施形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。主側ＣＰＵにて実行される異常時のクリア処理を示すフローチャートである。主側ＣＰＵにて実行される非特定制御用のクリア処理を示すフローチャートである。第３２の実施形態における主側ＣＰＵにて実行される停電情報記憶処理を示すフローチャートである。主側ＣＰＵにて実行されるチェックサムの監視処理を示すフローチャートである。主側ＣＰＵにて実行される非特定制御用のクリア処理を示すフローチャートである。第３３の実施形態における主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。主側ＣＰＵにて実行される設定確認用処理を示すフローチャートである。主側ＣＰＵにて実行される設定値更新処理を示すフローチャートである。主側ＣＰ