JP-2026077778-A - 半導体装置

JP2026077778AJP 2026077778 AJP2026077778 AJP 2026077778AJP-2026077778-A

Abstract

【課題】高速動作可能な半導体装置を提供する。また、信頼性の高い半導体装置を提供する。【解決手段】トランジスタの半導体層に結晶性を有する酸化物半導体を用い、該半導体層にチャネル形成領域とソース領域とドレイン領域を形成する。ソース領域及びドレイン領域の形成は、チャネル保護層をマスクとして半導体層に希ガスまたは水素のうち、一種類または複数種類の元素をイオンドーピング法またはイオンインプランテーション法により行う。【選択図】図７

Inventors

山崎舜平

Assignees

株式会社半導体エネルギー研究所

Dates

Publication Date: 20260513
Application Date: 20260216
Priority Date: 20101228

Claims (1)

ゲート電極と、ゲート絶縁層と、結晶性を有する酸化物半導体層と、チャネル保護層と、を有し、前記ゲート電極上に前記ゲート絶縁層が形成され、前記ゲート絶縁層上に前記酸化物半導体層が形成され、前記酸化物半導体層上に前記チャネル保護層が形成され、前記酸化物半導体層は、第１の酸化物半導体領域と、一対の第２の酸化物半導体領域とを有し、前記一対の第２の酸化物半導体領域は、前記第１の酸化物半導体領域を挟んで形成され、前記第１の酸化物半導体領域は、前記ゲート絶縁層を介して前記ゲート電極と重畳し、かつ前記チャネル保護層と接し、前記第２の酸化物半導体領域は、希ガスまたは水素のうち、少なくとも一種類の元素を５×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で含み、前記酸化物半導体層は、酸化インジウムを有することを特徴とする半導体装置。

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置及びその作製方法に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ－Ｇａ－Ｚｎ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。特許文献３では、酸化物半導体を用いたスタガ型のトランジスタにおいて、ソース領域及びドレイン領域と、ソース電極及びドレイン電極との間に、緩衝層として導電性の高い窒素を含む酸化物半導体を設け、酸化物半導体と、ソース電極及びドレイン電極とのコンタクト抵抗を低減する技術が開示されている。また、非特許文献１では、露出した酸化物半導体にアルゴンプラズマ処理をおこなう自己整合プロセスにより、その部分の酸化物半導体の抵抗率を低下させてソース領域及びドレイン領域とした酸化物半導体トランジスタが開示されている。しかしながら、この方法では、酸化物半導体表面を露出させて、アルゴンプラズマ処理を行うことにより、ソース領域及びドレイン領域となるべき部分の酸化物半導体も同時にエッチングされ、ソース領域及びドレイン領域が薄層化する（非特許文献１の図８参照）。その結果、ソース領域及びドレイン領域の抵抗が増加し、また、薄層化に伴うオーバーエッチングによる不良品発生の確率も増加する。この現象は、酸化物半導体へのプラズマ処理に用いるイオン種の、原子半径が大きい場合に顕著になる。もちろん、酸化物半導体層が十分な厚さであれば問題とはならないのであるが、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャネルとなる部分の酸化物半導体層の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以下であることが求められる。そのような薄い酸化物半導体層を扱う場合には、上記のようなプラズマ処理は好ましくない。特開２００７－１２３８６１号公報特開２００７－９６０５５号公報特開２０１０－１３５７７４号公報Ｓ．Ｊｅｏｎｅｔａｌ． ”１８０ｎｍＧａｔｅＬｅｎｇｔｈＡｍｏｒｐｈｏｕｓＩｎＧａＺｎＯＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒｆｏｒＨｉｇｈＤｅｎｓｉｔｙＩｍａｇｅＳｅｎｓｏｒＡｐｐｌｉｃａｔｉｏｎ”，ＩＥＤＭＴｅｃｈ．Ｄｉｇ．，ｐ．５０４，２０１０．本発明の一態様を説明する上面図及び断面図。本発明の一態様を説明する上面図及び断面図。本発明の一態様を説明する断面図。本発明の一態様を説明する断面図。本発明の一態様を説明する上面図及び断面図。本発明の一態様を説明する上面図及び断面図。本発明の一態様を説明する断面図。本発明の一態様を説明する断面図。酸化物半導体及び金属材料のバンド構造を説明する図。本発明の一態様を説明する回路図。本発明の一態様を説明する回路図。本発明の一態様を説明する回路図。本発明の一態様を説明する回路図。ＣＰＵの具体例を示すブロック図及びその一部の回路図である。酸化物材料の結晶構造を説明する図。酸化物材料の結晶構造を説明する図。酸化物材料の結晶構造を説明する図。酸化物材料の結晶構造を説明する図。本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。トランジスタは半導体装置の一形態であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を含む。また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。（実施の形態１）本実施の形態では、酸化物半導体をチャネルに用いたトランジスタ及びその作製方法について、図１乃至図４を用いて説明する。図１（Ａ）は、半導体装置の構成の一形態であるトランジスタ１００の構造を説明する上面図であり、図１（Ｂ）は、図１（Ａ）にＡ１－Ａ２の鎖線で示した部位の積層構造を説明する断面図である。なお、図１（Ａ）において、基板及び絶縁層の記載は省略している。図１に示すトランジスタ１００は、基板１０１上に下地層１０２が形成され、下地層１０２上に酸化物半導体層１０３が形成されている。また、酸化物半導体層１０３上にゲート絶縁層１０４が形成され、ゲート絶縁層１０４上にゲート電極１０５が形成されている。また、ゲート電極１０５上に絶縁層１０７と絶縁層１０８が形成され、絶縁層１０８上に、ソース電極１１０ａ及びドレイン電極１１０ｂが形成されている。ソース電極１１０ａ及びドレイン電極１１０ｂは、ゲート絶縁層１０４、絶縁層１０７及び絶縁層１０８に設けられたコンタクトホール１０９を介して、酸化物半導体層１０３に電気的に接続されている。酸化物半導体層１０３は、ゲート絶縁層１０４を介してゲート電極１０５と重畳するチャネル形成領域１０３ｃと、ソース電極１１０ａと電気的に接続するソース領域１０３ａと、ドレイン電極１１０ｂと電気的に接続するドレイン領域１０３ｂを有している。また、ゲート電極１０５は、ゲート絶縁層１０４に接するゲート電極１０５ａと、ゲート電極１０５ａに積層されたゲート電極１０５ｂを有している。なお、図１（Ａ）では、コンタクトホール１０９を、ソース領域１０３ａ及びドレイン領域１０３ｂ上にそれぞれ複数設ける例を示しているが、ソース領域１０３ａ及びドレイン領域１０３ｂ上にそれぞれ１つ設ける構成としてもよい。また、ソース電極１１０ａとソース領域１０３ａの接触抵抗、及びドレイン電極１１０ｂとドレイン領域１０３ｂの接触抵抗を低減するため、コンタクトホール１０９は極力大きく、また、コンタクトホール１０９の数を多くすることが好ましい。図２に示すトランジスタ１４０は、トランジスタ１００の構成に加えて、ゲート電極１０５の側面にサイドウォール１１１を有し、酸化物半導体層１０３のサイドウォール１１１と重畳する領域に、低濃度領域１０３ｄ及び低濃度領域１０３ｅを有している。低濃度領域１０３ｄはチャネル形成領域１０３ｃとソース領域１０３ａの間に形成され、低濃度領域１０３ｅはチャネル形成領域１０３ｃとドレイン領域１０３ｂの間に形成されている。図２（Ａ）は、トランジスタ１４０の構成を説明する上面図であり、図２（Ｂ）は、図２（Ａ）にＢ１－Ｂ２の鎖線で示した部位の積層構造を説明する断面図である。低濃度領域１０３ｄ及び低濃度領域１０３ｅを設けることにより、トランジスタ特性の劣化や、短チャネル効果によるしきい値電圧のマイナスシフトを軽減することができる。トランジスタ１００及びトランジスタ１４０は、トップゲート構造のトランジスタの一形態である。次に、図１に示すトランジスタ１００の作製方法について、図３及び図４を用いて説明する。なお、図３及び図４は、図１（Ａ）のＡ１－Ａ２の鎖線で示した部位の断面に相当する。まず、基板１０１上に下地層１０２を５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板１０１は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。下地層１０２は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた材料を、単層でまたは積層して形成することができ、基板１０１からの不純物元素の拡散を防止する機能を有する。なお、本明細書中において、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多いものであって、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多いものを示す。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。下地層１０２は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。本実施の形態では、下地層１０２として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、基板１０１上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上に酸化シリコンを１５０ｎｍの厚さで形成