Search

JP-2026514574-A - パッケージ基板のコア内の埋め込み電子部品を有するパッケージ基板

JP2026514574AJP 2026514574 AJP2026514574 AJP 2026514574AJP-2026514574-A

Abstract

一態様では、電子デバイスであって、上部平面及び内部平面を有するコアと、コアの上部平面を少なくとも部分的に貫いてコアの内部平面へ延在するキャビティと、キャビティ内に実装された電子部品であって、該電子部品が、１つ又は複数の電子部品端子を有する上部平面を含み、電子部品が、電子部品の上部平面がコアの上部平面と同じ高さになるように、コアの内部平面によって支持される、電子部品と、１つ又は複数の電子部品端子から上部メタライゼーション構造の１つ又は複数の上部金属端子への１つ又は複数の導電経路を提供するように構成された上部メタライゼーション構造と、を含む、電子デバイスが開示される。

Inventors

  • ソンリュル・チェ
  • クイウォン・カン
  • ジュン・ウォン・パク

Assignees

  • クアルコム，インコーポレイテッド

Dates

Publication Date
20260512
Application Date
20240417
Priority Date
20230501

Claims (20)

  1. 基板であって、 上部平面を有するコアと、 前記コアの前記上部平面を少なくとも部分的に貫いて前記コアの内部平面へ延在するキャビティと、 前記キャビティ内に実装された電子部品であって、前記電子部品が、１つ又は複数の電子部品端子を有する上部平面を含み、前記電子部品が、前記電子部品の前記上部平面が前記コアの前記上部平面と同じ高さになるように、前記コアの前記内部平面によって支持される、電子部品と、 上部メタライゼーション構造であって、前記１つ又は複数の電子部品端子から前記上部メタライゼーション構造の１つ又は複数の上部金属端子への１つ又は複数の導電経路を提供するように構成された、上部メタライゼーション構造と、 を備える、基板。
  2. 前記キャビティが階段状断面を有する、請求項１に記載の基板。
  3. 前記コアの前記内部平面と前記電子部品の下部平面との間に配設された接着層であって、前記接着層が、前記電子部品の前記上部平面が前記コアの前記上部平面と同じ高さになるような厚さを有する、接着層を更に備える、請求項１に記載の基板。
  4. 前記電子部品が、前記コアの側壁と前記電子部品の側壁との間の領域内に配設された充填材によって少なくとも部分的に包囲される、請求項１に記載の基板。
  5. 前記充填材が誘電体材料を含む、請求項４に記載の基板。
  6. 前記充填材の前記誘電体材料が前記上部メタライゼーション構造の１つ又は複数の誘電体層と同じ誘電体材料を含む、請求項５に記載の基板。
  7. 前記上部メタライゼーション構造の前記上部金属端子が、前記基板上に実装された電子パッケージへの電気接続を提供するように更に構成されている、請求項１に記載の基板。
  8. 前記１つ又は複数の導電経路が、 前記コアの前記上部平面上に配設された第１のパターニングされたメタライゼーション層であって、前記第１のパターニングされたメタライゼーション層が前記１つ又は複数の電子部品端子に電気接続されている、第１のパターニングされたメタライゼーション層、及び １つ又は複数の誘電体層を貫いて配設されており、前記第１のパターニングされたメタライゼーション層を前記上部メタライゼーション構造の前記上部金属端子と結合するように構成されている金属ビアを含む、複数の更なるパターニングされたメタライゼーション層、 を含む、請求項１に記載の基板。
  9. 前記コアが、約７６０マイクロメートルよりも大きい厚さを有する、請求項１に記載の基板。
  10. 前記コアが、約８２０マイクロメートルよりも大きい厚さを有する、請求項１に記載の基板。
  11. 前記コアが、約１２４０マイクロメートルよりも大きい厚さを有する、請求項１に記載の基板。
  12. 前記コアが、前記電子部品の高さよりも大きい厚さを有する、請求項１に記載の基板。
  13. 前記上部メタライゼーション構造が、前記１つ又は複数の誘電体層の各誘電体層の上にそれぞれ配設されたパターニングされたメタライゼーション層を有する１つ又は複数の誘電体層を含む、請求項１に記載の基板。
  14. 前記電子部品が少なくとも１つのディープトレンチキャパシタを含む、請求項１に記載の基板。
  15. 基板であって、 上部平面を有するコアと、 前記コアの前記上部平面を少なくとも部分的に貫いて前記コアの内部平面へ延在するキャビティと、 前記キャビティ内の電子部品であって、前記電子部品が、１つ又は複数の電子部品端子を有する上部平面を含み、前記電子部品が、前記電子部品の前記上部平面が前記コアの前記上部平面と同じ高さになるように、前記コアの前記内部平面によって支持される、電子部品と、 上部メタライゼーション構造であって、前記１つ又は複数の電子部品端子から前記上部メタライゼーション構造の１つ又は複数の上部金属端子への１つ又は複数の導電経路を提供するように構成された、上部メタライゼーション構造と、 を備える、基板を備える、電子デバイス。
  16. 前記基板上に実装されており、前記上部メタライゼーション構造の前記１つ又は複数の上部金属端子に電気接続された電子回路パッケージを更に備える、請求項１５に記載の電子デバイス。
  17. 前記電子デバイスが、 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置型端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、又は自動車車両内のデバイスのうちの少なくとも１つを含む、請求項１５に記載の電子デバイス。
  18. 基板を形成する方法であって、 コアの上部平面から前記コアの内部平面へ延在するキャビティを形成することと、 電子部品を、１つ又は複数の電子部品端子を有する前記電子部品の上部平面が前記コアの前記内部平面によって支持されるように、前記キャビティ内に挿入することであって、前記電子部品が、前記電子部品の前記上部平面が前記コアの前記上部平面と同じ高さになるように、前記コアの前記内部平面によって支持される、挿入することと、 上部メタライゼーション構造を前記コアの前記上部平面の上に形成することであって、前記上部メタライゼーション構造が、前記１つ又は複数の電子部品端子から前記上部メタライゼーション構造の１つ又は複数の上部金属端子への１つ又は複数の導電経路を提供するように構成されている、形成することと、 を含む、方法。
  19. 前記キャビティを、階段状断面を有するように形成することを更に含む、請求項１８に記載の方法。
  20. 接着層を前記コアの前記内部平面と前記電子部品の下部平面との間に形成することであって、前記接着層が、前記電子部品の前記上部平面が前記コアの前記上部平面と同じ高さになるような厚さを有する、形成することを更に含む、請求項１８に記載の方法。

Description

本開示は、概して、基板に関し、より詳細には、パッケージ基板のコア内に実装された埋め込み電子部品を有するパッケージ基板、及びパッケージ基板を作製する方法に関する。 集積回路（Integrated circuit、ＩＣ）技術は、電気部品を小型化することによって計算能力を向上させるうえで大きな進歩を実現している。ＩＣは、その上に集積された回路のセットを有するＩＣチップの形で実現され得る。いくつかの実装形態では、１つ又は複数のＩＣチップがＩＣパッケージによって物理的に担持され、保護され得、１つ又は複数のＩＣチップの様々な電力及び信号ノードは、ＩＣパッケージのパッケージ基板内に形成された電気経路を介してＩＣパッケージのそれぞれの導電端子に電気結合され得る。様々なパッケージング技術を、プロセッサ、サーバ、無線周波数（radio frequency、ＲＦ）集積回路等を含む、多くの電子デバイスにおいて見出すことができる。先進的パッケージング及び処理技法は、各機能ブロックが、例えば、マイクロプロセッサ機能、グラフィック処理装置（graphics processing unit、ＧＰＵ）機能、通信機能（例えば、Ｗｉ－Ｆｉ、ブルートゥース（登録商標）、及び他の通信）、並びに同様のものなどの、特定の機能を実行するように設計された、複数の機能ブロックを含み得る、複数電子部品デバイス及びシステムオンチップ（system on a chip、ＳＯＣ）デバイスなどの、複合デバイスを実現するために使用され得る。 いくつかの実装形態では、ディープトレンチキャパシタなどの埋め込み電子部品が、性能改善及びパッケージサイズ縮小のためにＩＣパッケージング内に組み込まれている。このような埋め込み電子部品の使用を促す１つの因子は、それらのより大型の電子部品の対応物と同等又はそれらよりも良い電気的性能を有するスモールフォームファクタ製品を得たいという要求である。パッケージ基板のサイズ及び／若しくは厚さ、並びにその上に担持されたＩＣチップのサイズ及び／若しくはプロセスノードによっては、１つのパッケージングタスクにおける電子部品をパッケージ基板内に埋め込むためのプロセスは、別のパッケージングタスクに適しないことがある。 したがって、より幅広い種々のパッケージングタスクに適し得る、電子部品をパッケージ基板などの基板内に埋め込むための改善された方法が必要とされている。 本開示の態様による、埋め込み電子部品を有する第１の例示的な基板の断面図である。本開示の態様による、埋め込み電子部品を有する第２の例示的な基板の断面図である。本開示の態様による、例示的なディープトレンチキャパシタの断面図である。本開示の態様による、例示的な基板の断面図である。本開示の態様による、例示的な基板の断面図である。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造する際に行われる例示的なステップを示す。本開示の態様による、基板を製造するための例示的な方法を示すフローチャートである。本開示の態様による、表面実装基板、集積デバイス、及び集積受動デバイスを含むパッケージの側面図を示す。基板、集積デバイス、及び集積受動デバイスを含むパッケージを製造するための方法の例示的なフロー図を示す。本明細書に記載の電子部品、電子回路、集積デバイス、集積受動デバイス、受動部品、パッケージ、及び／又はデバイスパッケージを集積することが可能な、様々な電子デバイスを示す。 慣例に従って、図面によって描示される特徴は、縮尺とおりに描かれていないことがある。したがって、描示されている特徴の寸法は、明確にするために、任意に拡大又は縮小され得る。慣例に従って、図面のうちのいくつかは、明確にするために簡略化されている。よって、図面は、特定の装置又は方法の全ての部品を描示していないことがある。更に、同様の参照符号は、本明細書及び図の全体で同様の特徴を示す。 特定の実施形態を対象とする以下の説明及び関係する図面において、本開示の態様が示されている。本明細書における教示の範囲から逸脱することなく、代替の態様又は実施形態が考案され得る。加えて、本明細書の例示的な実施形態のよく知られている要素は、本開示における教示の関連する詳細を不明瞭にしないように、詳細には説明されないこと、又は省略されることがある。 いくつかの説明される例示的な実装形態において、様々な構成要素の構造及び動作の一部を既知の従来の技法から取り入れ、次いで、１つ又は複数の例示的な実施形態に従って構成することができる事例が識別される。そのような事例では、本明細書で開示される例示的な実施形態において例示される概念を曖昧にする可能性を回避することを助けるため、既知の従来の構成要素の構造及び／又は動作の一部の内部の詳細が省略され得る。 本明細書で使用される用語は、特定の実施形態について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用される単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が別段に明確に示さない限り、複数形も含むものとする。「備える（comprises）」、「備える（comprising）」、「含む（includes）」及び／又は「含む（including）」という用語は、本明細書で使用されるとき、記述された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことを更に理解されたい。 図１は、本開示の態様による、埋め込み電子部品を有する第１の例示的な基板１００の断面図である。本例では、基板１００は、コア１０２を完全に貫いて延在するキャビティ１０４を有するコア１０２を含む。キャビティ１０４内には、電子部品１０６が配設されている。電子部品１０６は、電子部品１０６への電気接続を提供する金属端子１１０を有する上面１０８を有する。本開示の様々な態様によれば、電子部品１０６は、能動電子部品、受動電子部品（例えば、ディープトレンチキャパシタ（deep trench capacitor、ＤＴＣ））、ダイ等のうちの１つ又は複数であり得る。 本開示の様々な態様によれば、コア及び埋め込み電子部品を含む本明細書において説明される基板（例えば、基板１００）はパッケージ基板を対象とする。パッケージ基板は、ボードにその機械的強度を与え、それが外部デバイスと接続することを可能にする集積回路パッケージの部分である。このようなパッケージ基板は、埋め込み電子部品自体内に含まれ得る基板、基板を含むダイ（例えば、シリコン基板又は他の同様の電子デバイス）などの、他の基板とは区別されるべきである。 基板１００は、コア１０２の上面１１６の上に横たわる複数の誘電体層１１２及び対応するパターニングされたメタライゼーション層１１４を更に含む。電子部品１０６の金属端子１１０とパターニングされたメタライゼーション層１１４との間の電気接続を提供するために、コア１０２の上面１１６に、パターニングされたメタライゼーション層１１８が配設されている。一態様では、複数の誘電体層１１２を形成する際に使用されるのと同じ誘電体樹脂材料が電子部品１０６の側壁とキャビティ１０４の側壁との間のキャビティ１０４の領域１０９内で使用され得る。誘電体樹脂を電子部品１０６の上及び領域１０９内に分注することは、電子部品１０６をキャビティ１０４内に固定する助けとなり、これにより、誘電体樹脂が硬化させられた後に、金属端子１１０は、パターニングされたメタライゼーション層１１８の対応する部分と電気接続された状態を維持する。 一態様では、基板１００の上面１２０における最上部のパターニングされたメタライゼーション層１１４は複数の金属端子１２２に接続されている。パターニングされたメタライゼーション層１１４は、電子部品１０６の金属端子１１０と金属端子１２２との間の導電経路を提供する。一態様では、複数の金属端子１２２は、表面実装デバイスの電子パッケージ（図１には示されていない）への接続のために構成され得る。 一態様では、更なる複数の誘電体層１３２及び対応するパターニングされたメタライゼーション層１３４がコア１０２の下面１３６の上に横たわる。ここで、コア１０２の下面１３６の上に、パターニングされたメタライゼーション層１３８が配設されている。基板１００の下面１４０における最下部のパターニングされたメタライゼーション層１３４は複数の金属端子１４２に接続されている。パターニングされたメタライゼーション層１３４は、金属端子１４２への導電経路を提供する。一態様では、複数の金属端子１４２は、更なる表面実装デバイスの電子パッケージ（図１には示されていない）への、又は他のデバイスとの接続のための回路ボードへの接続のために構成され得る。 図１では、電子部品１０６は、コア１０２の厚さＨ２と実質的に同じである高さＨ１を有する。基板１００の製作中、電子部品１０６は、キャビティ１０４と電子部品１０６との間の領域１０９を充填するために誘電体樹脂が注入される前に、キャビティ１０４内に挿入される。挿入中、電子部品１０６は、金属端子１１０が、パターニングされたメタライゼーション層１１８の対応する部分と適切に接触し、電気的に結合することを確実にするために、キャビティ１０４内に注意深く整列させられる。加えて、領域１０９内への誘電体樹脂の注入は、電子部品１０６の初期整列を乱さないよう、注意深く実施されなければならない。一態様では、誘電体樹脂は、硬化させられると、電子部品１０６をキャビティ１０４内のその適切な場所において固定する。 電子部品１０６の高さＨ１及びコア１０２の厚さＨ２が実質的に同じであるシナリオでは、キャビティ１０４内への電子部品１０６の挿入並びに誘電体樹脂の後続の注入及び硬化は、図１を参照して説明されるとおりの加工技術を使用して実施され得る。一例では、図１における電子部品の高さＨ１及びコア１０２の厚さＨ２は各々、約７６０マイクロメートル以下であり得る。 図１に示される基板１００の構造は、多くの高性能適用（例えば、計算及び自動車の適用）における使用のために適していたが、現在の動向は、より大きい本体サイズを有する基板を必要とする適用に向けられている。しかし、大きい本体を有する基板は、対処されなければならない固有の設計及び製作課題（例えば、基板の反り、より大きいキャビティサイズの必要性、より大きいキープアウトゾーンの必要性等）を提起する。これらの課題は、少なくとも部分的に、このような基板の設計及び製作において厚いコアを採用することによって対処され得る。例えば、反りの制御は、薄いコアよりも厚いコアでより容易に達成される。加えて、より大きいキャビティサイズ及びキープアウトゾーンの必要性は、このような厚いコアを採用することによって満たされ得る。 しかし、厚いコアを採用する基板は、図１に関連して説明されるタイプの薄いコアを有する基板を製作する際に使用される同じパッケージング技術を使用して製作することが困難になり得る。厚いコアを用いる場合には、電子部品の高さと比べて増大したキャビティの深さからもたらされる大きな間隙が電子部品とキャビティとの間に存在する（例えば、厚いコアは、電子部品の高さよりも大きい厚さを有する）。このような厚いコアのシナリオでは、樹脂注入中にキャビティ内における電子部