Search

JP-2026514630-A - シフトレジスタユニット、ゲート駆動回路及び表示装置

JP2026514630AJP 2026514630 AJP2026514630 AJP 2026514630AJP-2026514630-A

Abstract

シフトレジスタユニットを提供し、第１クロック信号及び入力信号を受信して、第１クロック信号の制御下で入力信号を第１ノードに提供する入力回路と、第１ノード及び第２ノードに電気的に接続され、第１クロック信号を受信して、第１クロック信号及び第１ノードの電圧の制御下で第２ノードの電圧を制御する第１制御回路と、第１ノード及び出力端子に電気的に接続され、第２クロック信号を受信して、第１ノードの電圧の制御下で第２クロック信号に基づいて出力端子に出力信号を提供する出力回路と、第２ノード及び出力端子に電気的に接続され、第２ノードの電圧の制御下で出力信号の電圧を制御する出力電圧制御回路と、第１ノード及び第２ノードに電気的に接続され、第２クロック信号を受信して、第２クロック信号及び第２ノードの電圧の制御下で第１ノードに対する放電を実現するように構成される放電回路を含む。

Inventors

  • 黄 耀
  • 都 蒙蒙

Assignees

  • 京東方科技集團股▲ふん▼有限公司
  • 成都京東方光電科技有限公司

Dates

Publication Date
20260513
Application Date
20230406

Claims (15)

  1. シフトレジスタユニットであって、 第１クロック信号及び入力信号を受信して、前記第１クロック信号の制御下で前記入力信号を第１ノードに提供するように構成される入力回路と、 前記第１ノード及び第２ノードに電気的に接続され、且つ、前記第１クロック信号を受信して、前記第１クロック信号及び前記第１ノードの電圧の制御下で前記第２ノードの電圧を制御するように構成される第１制御回路と、 前記第１ノード及び出力端子に電気的に接続され、且つ、第２クロック信号を受信して、前記第１ノードの電圧の制御下で前記第２クロック信号に基づいて前記出力端子に出力信号を提供するように構成される出力回路と、 前記第２ノード及び前記出力端子に電気的に接続されて、前記第２ノードの電圧の制御下で前記出力信号の電圧を制御する出力電圧制御回路と、 前記第１ノード及び前記第２ノードに電気的に接続され、且つ、前記第２クロック信号を受信して、前記第２クロック信号及び前記第２ノードの電圧の制御下で前記第１ノードに対する放電を実現するように構成される放電回路を含むことを特徴とするシフトレジスタユニット。
  2. 前記入力回路は第１トランジスタを含み、前記第１トランジスタの制御端子は第１クロック信号端子に電気的に接続されて前記第１クロック信号を受信し、前記第１トランジスタの第１極は入力信号端子に電気的に接続されて前記入力信号を受信し、前記第１トランジスタの第２極は前記第１ノードに電気的に接続されることを特徴とする請求項１に記載のシフトレジスタユニット。
  3. 前記第１制御回路は第２トランジスタ及び第３トランジスタを含み、前記第２トランジスタの制御端子は第１クロック信号端子に電気的に接続されて前記第１クロック信号を受信し、前記第２トランジスタの第１極は第１基準電圧端子に電気的に接続され、前記第２トランジスタの第２極は前記第２ノードに電気的に接続され、前記第３トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第３トランジスタの第１極は前記第１クロック信号端子に電気的に接続され、前記第３トランジスタの第２極は前記第２ノードに電気的に接続されることを特徴とする請求項１に記載のシフトレジスタユニット。
  4. 前記出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続されることを特徴とする請求項１に記載のシフトレジスタユニット。
  5. 前記出力電圧制御回路は第５トランジスタを含み、前記第５トランジスタの制御端子は前記第２ノードに電気的に接続され、前記第５トランジスタの第１極は第２基準電圧端子に電気的に接続され、前記第５トランジスタの第２極は前記出力端子に電気的に接続されることを特徴とする請求項１に記載のシフトレジスタユニット。
  6. 前記放電回路は第６トランジスタ及び第７トランジスタを含み、前記第６トランジスタと前記第７トランジスタは前記第１ノードと第３基準電圧端子との間に互いに直列に接続され、前記第６トランジスタの制御端子は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第７トランジスタの制御端子は前記第２ノードに電気的に接続されることを特徴とする請求項１に記載のシフトレジスタユニット。
  7. 前記シフトレジスタユニットはノード電圧制限回路をさらに含み、前記ノード電圧制限回路は前記第１ノード及び前記出力回路の信号入力端子に電気的に接続され、前記ノード電圧制限回路は前記第１ノードの電圧の振幅を制限するように構成されることを特徴とする請求項１に記載のシフトレジスタユニット。
  8. 前記出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続され、前記ノード電圧制限回路は第８トランジスタを含み、前記第８トランジスタの第１極及び第２極はそれぞれ前記第１ノード及び前記第４トランジスタの制御端子に電気的に接続され、且つ前記第８トランジスタの制御端子は第４基準電圧を受信して前記第８トランジスタをオン状態にするように構成されることを特徴とする請求項７に記載のシフトレジスタユニット。
  9. 前記出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続され、前記ノード電圧制限回路は第９トランジスタを含み、前記第９トランジスタの第１極及び制御端子はそれぞれ前記第１ノードに電気的に接続され、前記第９トランジスタの第２極は第５基準電圧端子に電気的に接続されて前記第５基準電圧を受信することを特徴とする請求項７に記載のシフトレジスタユニット。
  10. 前記出力電圧制御回路は前記第５トランジスタの第１極と前記第５トランジスタの制御端子との間に電気的に接続された第１コンデンサをさらに含むことを特徴とする請求項５に記載のシフトレジスタユニット。
  11. 前記出力回路は前記出力端子と前記第４トランジスタの制御端子との間に電気的に接続された第２コンデンサをさらに含むことを特徴とする請求項４、８又は９のいずれか一項に記載のシフトレジスタユニット。
  12. 前記出力電圧制御回路は第１０トランジスタをさらに含み、前記第１０トランジスタの第１極及び第２極はそれぞれ前記第１ノード及び前記第５トランジスタの制御端子に接続され、第１０トランジスタの制御端子は第６基準電圧を受信して前記第１０トランジスタをオン状態にするように構成されることを特徴とする請求項５又は１０に記載のシフトレジスタユニット。
  13. 前記第４トランジスタのチャネルのアスペクト比は、前記第８トランジスタのチャネルのアスペクト比より大きい請求項８に記載のシフトレジスタユニット。
  14. 複数カスケード接続された、請求項１～１３のいずれか一項に記載の複数のシフトレジスタユニットを含むことを特徴とするゲート駆動回路。
  15. 請求項１４に記載のゲート駆動回路を含む表示装置。

Description

本願は電子回路の技術分野に関し、より具体的に、シフトレジスタユニット、該シフトレジスタユニットを含むゲート駆動回路、及び該ゲート駆動回路を含む表示装置に関する。 薄膜トランジスタは様々な表示装置によく使われている電子部品であり、ゲート走査信号を提供するゲート駆動回路と、表示装置における各画素を発光させるように駆動する画素回路との主な素子はいずれも薄膜トランジスタを含む。現在、よく使われている薄膜トランジスタのタイプは低温多結晶薄膜トランジスタ、金属酸化物薄膜トランジスタ及びアモルファスシリコン薄膜トランジスタ等を含む。異なるタイプの薄膜トランジスタにはそれぞれの利点と問題点がある。例えば、アモルファスシリコン薄膜トランジスタの作製プロセスに比べて、低温多結晶薄膜トランジスタの作製過程はレーザ結晶化過程及びイオン注入過程を増加させ、アモルファスシリコン薄膜を多結晶シリコンに変え、それにより電子移動度を大幅に向上させる。低温多結晶シリコン薄膜トランジスタを駆動素子として利用することにより、液晶ディスプレイの輝度を増加させて消費電力を低減することができ、また、有機発光ダイオード表示装置に低温多結晶シリコントランジスタを応用することで高い解像度を実現することもできる。しかしながら、低温多結晶シリコン薄膜トランジスタに基づく表示装置の作製プロセスは比較的複雑であり、レーザ結晶化プロセスに制限され、表示装置の大サイズ化も実現しにくい。現在、ゲート駆動回路の回路構造は簡略化の余地があり、ゲート駆動回路の動作性能及び出力信号には改善の余地が存在している。 本願の実施例はシフトレジスタユニットを提案し、該シフトレジスタユニットは、第１クロック信号及び入力信号を受信して、前記第１クロック信号の制御下で前記入力信号を第１ノードに提供するように構成される入力回路と、前記第１ノード及び第２ノードに電気的に接続され、且つ、前記第１クロック信号を受信して、前記第１クロック信号及び前記第１ノードの電圧の制御下で前記第２ノードの電圧を制御するように構成される第１制御回路と、前記第１ノード及び出力端子に電気的に接続され、且つ、第２クロック信号を受信して、前記第１ノードの電圧の制御下で前記第２クロック信号に基づいて前記出力端子に出力信号を提供するように構成される出力回路と、前記第２ノード及び前記出力端子に電気的に接続されて、前記第２ノードの電圧の制御下で前記出力信号の電圧を制御する出力電圧制御回路と、前記第１ノード及び前記第２ノードに電気的に接続され、且つ、前記第２クロック信号を受信して、前記第２クロック信号及び前記第２ノードの電圧の制御下で前記第１ノードに対する放電を実現するように構成される放電回路を含む。 本願のいくつかの実施例によれば、入力回路は第１トランジスタを含み、前記第１トランジスタの制御端子は第１クロック信号端子に電気的に接続されて前記第１クロック信号を受信し、前記第１トランジスタの第１極は入力信号端子に電気的に接続されて前記入力信号を受信し、前記第１トランジスタの第２極は前記第１ノードに電気的に接続される。 本願のいくつかの実施例によれば、第１制御回路は第２トランジスタ及び第３トランジスタを含み、前記第２トランジスタの制御端子は第１クロック信号端子に電気的に接続されて前記第１クロック信号を受信し、前記第２トランジスタの第１極は第１基準電圧端子に電気的に接続され、前記第２トランジスタの第２極は前記第２ノードに電気的に接続され、前記第３トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第３トランジスタの第１極は前記第１クロック信号端子に電気的に接続され、前記第３トランジスタの第２極は前記第２ノードに電気的に接続される。 本願のいくつかの実施例によれば、出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続される。 本願のいくつかの実施例によれば、出力電圧制御回路は第５トランジスタを含み、前記第５トランジスタの制御端子は前記第２ノードに電気的に接続され、前記第５トランジスタの第１極は第２基準電圧端子に電気的に接続され、前記第５トランジスタの第２極は前記出力端子に電気的に接続される。 本願のいくつかの実施例によれば、放電回路は第６トランジスタ及び第７トランジスタを含み、前記第６トランジスタと前記第７トランジスタは前記第１ノードと第３基準電圧端子との間に互いに直列に接続され、前記第６トランジスタの制御端子は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第７トランジスタの制御端子は前記第２ノードに電気的に接続される。 本願のいくつかの実施例によれば、シフトレジスタユニットはノード電圧制限回路をさらに含み、前記ノード電圧制限回路は前記第１ノード及び前記出力回路の信号入力端子に電気的に接続され、前記ノード電圧制限回路は前記第１ノードの電圧の振幅を制限するように構成される。 本願のいくつかの実施例によれば、出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続され、前記ノード電圧制限回路は第８トランジスタを含み、前記第８トランジスタの第１極及び第２極はそれぞれ前記第１ノード及び前記第４トランジスタの制御端子に電気的に接続され、且つ前記第８トランジスタの制御端子は第４基準電圧を受信して前記第８トランジスタをオン状態にするように構成される。 本願のいくつかの実施例によれば、前記出力回路は第４トランジスタを含み、前記第４トランジスタの制御端子は前記第１ノードに電気的に接続され、前記第４トランジスタの第１極は第２クロック信号端子に電気的に接続されて前記第２クロック信号を受信し、前記第４トランジスタの第２極は前記出力端子に電気的に接続され、前記ノード電圧制限回路は第９トランジスタを含み、前記第９トランジスタの第１極及び制御端子はそれぞれ前記第１ノードに電気的に接続され、前記第９トランジスタの第２極は第５基準電圧端子に電気的に接続されて前記第５基準電圧を受信する。 本願のいくつかの実施例によれば、前記出力電圧制御回路は前記第５トランジスタの第１極と前記第５トランジスタの制御端子との間に電気的に接続された第１コンデンサをさらに含む。 本願のいくつかの実施例によれば、前記出力回路は前記出力端子と前記第４トランジスタの制御端子との間に電気的に接続された第２コンデンサをさらに含む。 本願のいくつかの実施例によれば、前記出力電圧制御回路は第１０トランジスタをさらに含み、前記第１０トランジスタの第１極及び第２極はそれぞれ前記第１ノード及び前記第５トランジスタの制御端子に接続され、第１０トランジスタの制御端子は第６基準電圧を受信して前記第１０トランジスタをオン状態にするように構成される。 本願のいくつかの実施例によれば、第４トランジスタのチャネルのアスペクト比は、前記第８トランジスタのチャネルのアスペクト比より大きい。 本願の別の実施例はゲート駆動回路を提供し、該ゲート駆動回路はカスケード接続された、上記実施例のいずれかの実施例に記載の複数のシフトレジスタユニットを含む。 本願のさらに別の実施例は表示装置を提供し、該表示装置は上記実施例に記載のゲート駆動回路を含む。 下記に説明される実施例によれば、本願のこれら及び他の利点は明確になり、下記に説明される実施例を参照して本願のこれら及び他の利点を説明する。 ここで、図面を参照して本願の実施例をより詳細に説明する。 図１は本願の一実施例に係るシフトレジスタユニットにおける回路モジュールの模式図を示す。図２は本願の一実施例に係るシフトレジスタユニットの回路原理模式図を示す。図３は図２に示されるシフトレジスタユニットに対する信号タイミング図を示す。図４は本願の別の実施例に係るシフトレジスタユニットにおける回路モジュールの模式図を示す。図５は本願の別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図６は本願の別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図７は本願の別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図８は本願の別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図９は本願の別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図１０は図５又は図６に示されるシフトレジスタユニットの出力信号のレベル変化の経過時間を示すことに用いられる。図１１は本願のさらに別の実施例に係るシフトレジスタユニットの回路原理模式図を示す。図１２は図９に示される実施例のシフトレジスタユニットが動作するときの関連ノードの電圧波形及び出力信号の波形を示す。図１３は図１１に示される実施例のシフトレジスタユニットが動作するときの関連ノードの電圧波形及び出力信号の波形を示す。図１４は本願の別の実施例に係るゲート駆動回路におけるカスケード接続された複数のシフトレジスタユニットを示す。図１５は図９に示されるシフトレジスタユニットにおける各トランジスタのボトムゲートのレイアウトの例を示す。図１６は図１５に示される各ボトムゲート上に半導体層、トップゲート及び信号接続層を形成した後に取得したシフトレジスタユニットの部分平面図を示す。図１７は図１１に示されるシフトレジスタユニットにおける各トランジスタのボトムゲートのレイアウトの例を示す。図１８は図１７に示される各ボトムゲート上に半導体層、トップゲート及び信号接続層を形成した後に取得したシフトレジスタユニットの部分平面図を示す。 下面の説明は本願の様々な実施例の特定の詳細を提供し、それによって当業者は本願の様々な実施例を十分に理解して実施することができる。場合によっては、本願は本分野でよく知られているいくつかの構造又は機能を図示又は詳細に説明せず、それによって、これらの不要な説明が本願の実施例の説明を曖昧にすることを回避する。本願の技術的解決手段は多くの異なる形態及び目的として具現化することができ、本明細書に説明された実施例に限定されるべきではない。これらの実施例を提供することは、本願の技術的解決手段を明確で、完全にするためであるが、前記実施例は本特許出願の保護範囲を限定しない。 ここでは、まず、本願の実施例に関わっている用語の一部について、当業者の理解を容易にするために説明する。 本明細書で言及される「制御端子」とは走査信号を受信するためのトランジスタのゲートを指し、トランジスタはその制御端子が受信した信号の制御下でオン状態又はオフ状態にあることが可能であり、本明細書で言及される「第１極」とはトランジスタの各端子のうち制御端子を除く２つの端子のうちの一方を指し、「第２極」とはトランジスタの各端子のうち制御端子を除く２つの端子のうちの他方を指す。即ち、第１極はトランジスタのソース及びドレインのうちの一方であってもよく、第２極はトランジスタのソース及びドレインのうちの他方であってもよい。本明細書で言及される「表示装置」は画像表示機能を備える組み立て済みの表示製品であってもよいし、完全な表示製品の一部の部材であってもよいが、該一部の部材は本願の実施例に記載のゲート駆動回路を含む。 図１は本願の実施例に係るシフトレジスタユニットの例示的なトポロジー構造を例示的に示す。図１に示すように、シフトレジスタユニットは入力回路１０１、第１制御回路１０２、出力回路１０３、出力信号制御回路１０４及び放電回路１０５を含む。入力回路１０１は第１クロッ