JP-2026514673-A - バッテリ管理システム、バッテリ、車両、およびバッテリ管理方法

JP2026514673AJP 2026514673 AJP2026514673 AJP 2026514673AJP-2026514673-A

Abstract

バッテリ管理システム、バッテリ、車両およびバッテリ管理方法が、提供される。バッテリ管理システムは、アナログ・フロントエンド・チップ、高電圧管理チップ、専用集積チップ、およびプロセッサ・チップを含む。アナログ・フロントエンド・チップは、バッテリ群へ接続され、バッテリ群における少なくとも１つのバッテリ・セルのステータス・パラメータ情報を検出するように構成される。高電圧管理チップは、バッテリ・パックの電力コードへ接続され、バッテリ・パックのステータス・パラメータ情報を検出するように構成される。バッテリ・パックは、複数のバッテリ群を含む。プロセッサ・チップは、専用集積チップを介してアナログ・フロントエンド・チップへ電気的に接続される。高電圧管理チップは、専用集積チップを介してプロセッサ・チップへ電気的に接続される。プロセッサ・チップは、バッテリ・セルのステータス・パラメータ情報およびバッテリ・パックのステータス・パラメータ情報に従って、バッテリ管理システムを管理するように構成される。

Inventors

パオ、ウェンチン
リー、チエ
リー、チーフォン
ヤン、ユン

Assignees

ビーワイディーカンパニーリミテッド

Dates

Publication Date: 20260513
Application Date: 20240426
Priority Date: 20230428

Claims (20)

バッテリ管理システム（１００）であって、バッテリ群へ接続され、前記バッテリ群におけるバッテリ・セルのステータス・パラメータ情報を検出するように構成されるアナログ・フロントエンド・チップ（１０）であって、前記バッテリ群が、少なくとも１つのバッテリ・セルを備える、アナログ・フロントエンド・チップ（１０）、バッテリ・パック（２００）の電力コードへ接続され、前記バッテリ・パック（２００）のステータス・パラメータ情報を検出するように構成される高電圧管理チップ（２０）であって、前記バッテリ・パック（２００）が、複数のバッテリ群を備える、高電圧管理チップ（２０）、専用集積チップ（３０）、ならびに前記専用集積チップ（３０）を介して前記アナログ・フロントエンド・チップ（１０）へ電気的に接続されるプロセッサ・チップ（４０）であって、前記高電圧管理チップ（２０）が、前記専用集積チップ（３０）を介して前記プロセッサ・チップ（４０）へ電気的に接続され、前記プロセッサ・チップ（４０）が、前記バッテリ・セルの前記ステータス・パラメータ情報および前記バッテリ・パック（２００）の前記ステータス・パラメータ情報に従って、前記バッテリ管理システム（１００）を管理するように構成される、プロセッサ・チップ（４０）を備える、バッテリ管理システム（１００）。
前記専用集積チップ（３０）が、外部電源へ接続し、前記バッテリ管理システム（１００）における少なくとも１つのチップへの動作電源を供給するように構成される電源回路（３１）を備える、請求項１に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、電力入力ポート（３２）および電力出力ポート（３３）であって、前記電源回路（３１）が、前記電力入力ポート（３２）を介して前記外部電源へ接続され、前記電源回路（３１）が、前記電力出力ポート（３３）を介して前記プロセッサ・チップ（４０）へ接続されて、前記プロセッサ・チップ（４０）のための動作電源を供給する、電力入力ポート（３２）および電力出力ポート（３３）をさらに備える、請求項２に記載のバッテリ管理システム（１００）。
前記電源回路（３１）が、前記電力出力ポート（３３）を介して前記高電圧管理チップ（２０）へ接続されて、前記高電圧管理チップ（２０）のための動作電源を供給する、請求項２または３に記載のバッテリ管理システム（１００）。
前記電源回路（３１）が、電圧変換サブ回路（３１１）を備え、前記電圧変換サブ回路（３１１）の一端が、前記電力入力ポート（３２）を介して前記外部電源へ接続され、前記電圧変換サブ回路（３１１）の他端が、前記プロセッサ・チップ（４０）および前記高電圧管理チップ（２０）へ接続され、前記プロセッサ・チップ（４０）および前記高電圧管理チップ（２０）のために異なる動作電圧を加えるように構成される、請求項４に記載のバッテリ管理システム（１００）。
前記プロセッサ・チップ（４０）が、前記バッテリ管理システム（１００）の内部電気チップの電源要件に従って電源設定情報を生成し、前記電源設定情報を前記専用集積チップ（３０）へ送って、前記内部電気チップのための動作電源を供給する際に前記バッテリ管理システム（１００）を管理するようにさらに構成され、前記専用集積チップ（３０）が、前記プロセッサ・チップ（４０）および前記電源回路（３１）へ個別に電気的に接続され、前記電源設定情報に従って前記電源回路（３１）を制御して、前記バッテリ管理システム（１００）の前記内部電気チップのための前記動作電源を供給するように構成される第１のデジタル論理回路（３４）をさらに備える、請求項２から５のいずれか一項に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、電力切替回路（３５）であって、前記電力切替回路（３５）の第１の端部が、前記電源回路（３１）へ接続され、前記電力切替回路（３５）の第２の端部が、外部電気ユニットへ接続するために適し、前記電力切替回路（３５）が、前記外部電気ユニットの電源ステータスを制御して、接続または切断状態にするように構成される、電力切替回路（３５）をさらに備える、請求項６に記載のバッテリ管理システム（１００）。
前記電力切替回路（３５）が、ハイサイド駆動サブ回路（３５１）であって、前記ハイサイド駆動サブ回路（３５１）の第１の端部が、前記電源回路（３１）の出力端へ接続され、前記ハイサイド駆動サブ回路（３５１）の第２の端部が、前記外部電気ユニットの電源ループの電源側へ接続するために適し、前記ハイサイド駆動サブ回路（３５１）の第３の端部が、前記外部電気ユニットの正端子へ接続するために適し、前記ハイサイド駆動サブ回路（３５１）が、前記外部電気ユニットと前記電源側との間の接続／切断を制御するように構成される、ハイサイド駆動サブ回路（３５１）を備える、請求項７に記載のバッテリ管理システム（１００）。
前記電力切替回路（３５）が、ローサイド駆動サブ回路（３５２）であって、前記ローサイド駆動サブ回路（３５２）の第１の端部が、前記電源回路（３１）の出力端へ接続され、前記ローサイド駆動サブ回路（３５２）の第２の端部が、前記外部電気ユニットの前記電源ループの電源接地側へ接続するために適し、前記ローサイド駆動サブ回路（３５２）の第３の端部が、前記外部電気ユニットの負端子へ接続するために適し、前記ローサイド駆動サブ回路（３５２）が、前記外部電気ユニットと前記電源接地側との間の接続／切断を制御するように構成される、ローサイド駆動サブ回路（３５２）を備える、請求項８に記載のバッテリ管理システム（１００）。
前記電力切替回路（３５）が、有効化切替サブ回路（３５３）であって、前記有効化切替サブ回路（３５３）の一端が、前記ハイサイド駆動サブ回路（３５１）および前記ローサイド駆動サブ回路（３５２）へ個別に接続され、前記有効化切替サブ回路（３５３）の他端が、前記電源回路（３１）へ接続され、前記ハイサイド駆動サブ回路（３５１）と前記ローサイド駆動サブ回路（３５２）との接続／切断を制御するように構成される、有効化切替サブ回路（３５３）をさらに備える、請求項９に記載のバッテリ管理システム（１００）。
前記プロセッサ・チップ（４０）が、前記外部電気ユニットの電力需要に従って、前記ハイサイド駆動サブ回路（３５１）および前記ローサイド駆動サブ回路（３５２）のための電力切替チャネル選択制御信号を生成し、前記電力切替チャネル選択制御信号を前記専用集積チップ（３０）へ送り、前記外部電気ユニットのための電源を接続または切断する際に前記バッテリ管理システム（１００）を管理するようにさらに構成され、前記第１のデジタル論理回路（３４）が、前記有効化切替サブ回路（３５３）へ電気的に接続され、前記電力切替チャネル選択制御信号に従って前記有効化切替サブ回路（３５３）を制御するように構成される、請求項１０に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、入力源検出サブ回路（３６）であって、前記入力源検出サブ回路（３６）の一端が、前記電力入力ポート（３２）を介して前記外部電源へ接続され、前記入力源検出サブ回路（３６）の他端が、前記第１のデジタル論理回路（３４）へ接続され、前記外部電源を検出し、前記外部電源の電源検出情報を前記第１のデジタル論理回路（３４）へ送信するように構成される、入力源検出サブ回路（３６）をさらに備える、請求項３に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、前記外部電源および前記電源回路（３１）へ接続される入力源分離回路（３７）であって、前記電源回路（３１）が、前記入力源分離回路（３７）を介して前記外部電源へ接続される、入力源分離回路（３７）を備える、請求項２から１２のいずれか一項に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）であって、前記専用集積チップ（３０）が、前記第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）を介して前記アナログ・フロントエンド・チップ（１０）へ電気的に接続される、第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）を備える、請求項１から１３のいずれか一項に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、第１の標準シリアル周辺インターフェース回路（３０２）であって、前記第１の標準シリアル周辺インターフェース回路（３０２）の一端が、前記第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）へ電気的に接続され、前記第１の標準シリアル周辺インターフェース回路（３０２）の他端が、前記プロセッサ・チップ（４０）へ電気的に接続される、第１の標準シリアル周辺インターフェース回路（３０２）を備える、請求項１４に記載のバッテリ管理システム（１００）。
前記第１の標準シリアル周辺インターフェース回路（３０２）が、標準シリアル・データを前記プロセッサ・チップ（４０）へ送る、または前記プロセッサ・チップ（４０）からデータを受信し、標準シリアル・データとして前記プロセッサ・チップ（４０）から受信された前記データを前記第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）へ送信するように構成され、前記第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）が、前記標準シリアル・データを対応する差動データに変換し、前記対応する差動データを前記アナログ・フロントエンド・チップ（１０）へ送るように構成され、前記第１のデイジーチェーン・シリアル周辺インターフェース回路（３０１）が、前記アナログ・フロントエンド・チップ（１０）から差動データを受信し、前記アナログ・フロントエンド・チップ（１０）から受信された前記差動データを前記第１の標準シリアル周辺インターフェース回路（３０２）へ送るようにさらに構成され、前記第１の標準シリアル周辺インターフェース回路（３０２）が、前記差動データを対応する標準シリアル・データに変換し、前記対応する標準シリアル・データを前記プロセッサ・チップ（４０）へ送る、請求項１５に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）であって、前記専用集積チップ（３０）が、前記第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）を介して前記高電圧管理チップ（２０）へ接続される、第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）を備える、請求項１から１６のいずれか一項に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、第２の標準シリアル周辺インターフェース回路（３０４）であって、前記第２の標準シリアル周辺インターフェース回路（３０４）の一端が、前記第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）へ電気的に接続され、前記第２の標準シリアル周辺インターフェース回路（３０４）の他端が、前記プロセッサ・チップ（４０）へ電気的に接続される、第２の標準シリアル周辺インターフェース回路（３０４）を備える、請求項１７に記載のバッテリ管理システム（１００）。
前記第２の標準シリアル周辺インターフェース回路（３０４）が、前記プロセッサ・チップ（４０）からデータを受信し、標準シリアル・データとして前記プロセッサ・チップ（４０）から受信された前記データを前記第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）へ送信するように構成され、前記第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）が、前記標準シリアル・データを対応する差動データに変換し、前記対応する差動データを前記高電圧管理チップ（２０）へ送るように構成され、前記第２のデイジーチェーン・シリアル周辺インターフェース回路（３０３）が、前記高電圧管理チップ（２０）から差動データを受信し、前記高電圧管理チップ（２０）から受信された前記差動データを前記第２の標準シリアル周辺インターフェース回路（３０４）へ送るようにさらに構成され、前記第２の標準シリアル周辺インターフェース回路（３０４）が、前記差動データを対応する標準シリアル・データに変換し、前記対応する標準シリアル・データを前記プロセッサ・チップ（４０）へ送る、請求項１８に記載のバッテリ管理システム（１００）。
前記専用集積チップ（３０）が、第１のＩ２Ｃバス・インターフェース回路、第１の汎用非同期受信機／送信機インターフェース回路、および第１のコントローラ・エリア・ネットワーク・バス・インターフェース回路のうちの少なくとも１つをさらに備え、前記少なくとも１つのインターフェース回路が、前記専用集積チップ（３０）の前記デイジーチェーン・シリアル周辺インターフェース回路と前記プロセッサ・チップ（４０）との間の電気的接続のために構成される、または前記少なくとも１つのインターフェース回路が、前記専用集積チップ（３０）と外部制御システムとの間の通信のために構成される、請求項１４または１７に記載のバッテリ管理システム（１００）。

Description

関連出願の相互参照本出願は、２０２３年４月２８日に中国国家知識産権局に提出され、「ＢＡＴＴＥＲＹＭＡＮＡＧＥＭＥＮＴＳＹＳＴＥＭ，ＢＡＴＴＥＲＹ，ＶＥＨＩＣＬＥ，ＡＮＤＢＡＴＴＥＲＹＭＡＮＡＧＥＭＥＮＴＭＥＴＨＯＤ」と題された中国特許出願第２０２３１０４８９８１９．８号の優先権を主張し、その全体が参照により本明細書に組み込まれる。本出願は、バッテリ技術の分野に関し、特に、バッテリ管理システム、バッテリ、車両およびバッテリ管理方法に関する。現在のところ、バッテリ管理システムは、低い性能を有し、正確におよび適時にバッテリ・ステータスを推定および管理することができない。結果的に、バッテリ管理システムの動作効率が、影響を及ぼされる。いくつかの適用シナリオにおいて、従来のバッテリ管理システムは、全く適用可能ではなく、バッテリの使用および普及にさらに影響を及ぼす。本出願は、先行技術における既存の技術的問題のうちの少なくとも１つを解決することが意図される。したがって、第１の態様によると、本出願の実施形態は、バッテリ管理システムを提供する。バッテリ管理システムは、バッテリ管理システムの動作効率、安全性および信頼性を向上させることができ、より多くの適用シナリオに適用可能である。第２の態様によると、本出願の実施形態は、バッテリを提供する。第３の態様によると、本出願の実施形態は、車両を提供する。第４の態様によると、本出願の実施形態は、バッテリ管理方法を提供する。前述の問題を解決するために、第１の態様による本出願の実施形態は、バッテリ管理システムであって、バッテリ群へ接続され、バッテリ群におけるバッテリ・セルのステータス・パラメータ情報を検出するように構成されるアナログ・フロントエンド・チップであって、バッテリ群が、少なくとも１つのバッテリ・セルを含む、アナログ・フロントエンド・チップ、バッテリ・パックの電力コードへ接続され、バッテリ・パックのステータス・パラメータ情報を検出するように構成される高電圧管理チップであって、バッテリ・パックが、複数のバッテリ群を含む、高電圧管理チップ、専用集積チップ、ならびに専用集積チップを介してアナログ・フロントエンド・チップへ電気的に接続されるプロセッサ・チップであって、高電圧管理チップが、専用集積チップを介してプロセッサ・チップへ電気的に接続され、プロセッサ・チップが、バッテリ・セルのステータス・パラメータ情報およびバッテリ・パックのステータス・パラメータ情報に従って、バッテリ管理システムを管理するように構成される、プロセッサ・チップを含む、バッテリ管理システムを提供する。本出願の本実施形態におけるバッテリ管理システムによると、バッテリ管理は、アナログ・フロントエンド・チップ、高電圧管理チップ、専用集積チップおよびプロセッサ・チップの構成に基づいて実施される。プロセッサ・チップは、より迅速におよび効率的にデータを取得して、システムの動作効率を向上させ、データ伝送経路が、より統一されて、データの安定性を向上させる。加えて、この構成に基づくバッテリ管理システムは、より多くの適用シナリオに適用可能である。いくつかの実施形態において、専用集積チップは、外部電源へ接続し、バッテリ管理システムにおける少なくとも１つのチップへの動作電源を供給するように構成される電源回路を含む。いくつかの実施形態において、専用集積チップは、電力入力ポートおよび電力出力ポートであって、電源回路が、電力入力ポートを介して外部電源へ接続され、電源回路が、電力出力ポートを介してプロセッサ・チップへ接続されて、プロセッサ・チップのための動作電源を供給する、電力入力ポートおよび電力出力ポートをさらに含む。いくつかの実施形態において、電源回路は、電力出力ポートを介して高電圧管理チップへ接続されて、高電圧管理チップのための動作電源を供給する。いくつかの実施形態において、電源回路は、プロセッサ・チップおよび高電圧管理チップのために異なる動作電圧を加えるための、電圧変換サブ回路を含む。いくつかの実施形態において、プロセッサ・チップは、バッテリ管理システムの内部電気チップの電源要件に従って電源設定情報を生成し、電源設定情報を専用集積チップへ送って、内部電気チップのための動作電源を供給する際にバッテリ管理システムを管理するようにさらに構成され、専用集積チップは、プロセッサ・チップおよび電源回路へ個別に電気的に接続され、電源設定情報に従って電源回路を制御して、バッテリ管理システムの内部電気チップのための動作電源を供給するように構成される第１のデジタル論理回路をさらに含む。いくつかの実施形態において、専用集積チップは、電力切替回路であって、電力切替回路の第１の端部が、電源回路へ接続され、電力切替回路の第２の端部が、外部電気ユニットへ接続するために適し、電力切替回路が、外部電気ユニットの電源ステータスを制御して、接続または切断状態にするように構成される、電力切替回路をさらに含む。電力切替回路は、ハイサイド駆動サブ回路であって、ハイサイド駆動サブ回路の第１の端部が、電源回路の出力端へ接続され、ハイサイド駆動サブ回路の第２の端部が、外部電気ユニットの電源ループの電源側へ接続するために適し、ハイサイド駆動サブ回路の第３の端部が、外部電気ユニットの正端子へ接続するために適し、ハイサイド駆動サブ回路が、外部電気ユニットと電源側との間の接続／切断を制御するように構成される、ハイサイド駆動サブ回路を含む。いくつかの実施形態において、電力切替回路は、ローサイド駆動サブ回路であって、ローサイド駆動サブ回路の第１の端部が、電源回路の出力端へ接続され、ローサイド駆動サブ回路の第２の端部が、外部電気ユニットの電源ループの電源接地側へ接続するために適し、ローサイド駆動サブ回路の第３の端部が、外部電気ユニットの負端子へ接続するために適し、ローサイド駆動サブ回路が、外部電気ユニットと電源接地側との間の接続／切断を制御するように構成される、ローサイド駆動サブ回路を含む。いくつかの実施形態において、電力切替回路は、有効化切替サブ回路であって、有効化切替サブ回路の一端が、ハイサイド駆動サブ回路およびローサイド駆動サブ回路へ個別に接続され、有効化切替サブ回路の他端が、電源回路へ接続され、ハイサイド駆動サブ回路とローサイド駆動サブ回路との接続／切断を制御するように構成される、有効化切替サブ回路をさらに含む。いくつかの実施形態において、プロセッサ・チップは、外部電気ユニットの電力需要に従って、ハイサイド駆動サブ回路およびローサイド駆動サブ回路のための電力切替チャネル選択制御信号を生成し、電力切替チャネル選択制御信号を専用集積チップへ送って、外部電気ユニットのための電源を接続または切断する際にバッテリ管理システムを管理するようにさらに構成され、第１のデジタル論理回路は、有効化切替サブ回路へ電気的に接続され、電力切替チャネル選択制御信号に従って有効化切替サブ回路を制御するように構成される。いくつかの実施形態において、専用集積チップは、入力源検出サブ回路であって、入力源検出サブ回路の一端が、電力入力ポートを介して外部電源へ接続され、入力源検出サブ回路の他端が、第１のデジタル論理回路へ接続され、外部電源を検出し、外部電源の電源検出情報を第１のデジタル論理回路へ送信するように構成される、入力源検出サブ回路をさらに含む。いくつかの実施形態において、専用集積チップは、外部電源および電源回路へ接続される入力源分離回路であって、電源回路が、入力源分離回路を介して外部電源へ接続される、入力源分離回路を含む。いくつかの実施形態において、専用集積チップは、第１のデイジーチェーン・シリアル周辺インターフェース回路であって、専用集積チップが、第１のデイジーチェーン・シリアル周辺インターフェース回路を介してアナログ・フロントエンド・チップへ電気的に接続される、第１のデイジーチェーン・シリアル周辺インターフェース回路を含む。いくつかの実施形態において、専用集積チップは、第１の標準シリアル周辺インターフェース回路であって、第１の標準シリアル周辺インターフェース回路の一端が、第１のデイジーチェーン・シリアル周辺インターフェース回路へ電気的に接続され、第１の標準シリアル周辺インターフェース回路の他端が、プロセッサ・チップへ電気的に接続される、第１の標準シリアル周辺インターフェース回路を含む。いくつかの実施形態において、第１の標準シリアル周辺インターフェース回路は、標準シリアル・データをプロセッサ・チップへ送る、またはプロセッサ・チップからデータを受信し、標準シリアル・データとしてプロセッサ・チップから受信されたデータを第１のデイジーチェーン・シリアル周辺インターフェース回路へ送信するように構成され、第１のデイジーチェーン・シリアル周辺インターフェース回路が、標準シリアル・データを対応する差動データに変換し、対応する差動データをアナログ・フロントエンド・チップへ送るように構成され、第１のデイジーチェーン・シリアル周辺インターフェース回路は、アナログ・フロントエンド・チップから差動データを受信し、アナログ・フロントエンド・チップから受信された差動データを第１の標準シリアル周辺インターフェース回路へ送るようにさらに構成され、第１の標準シリアル周辺インターフェース回路が、差動データを対応する標準シリアル・データに変換し、対応する標準シリアル・データをプロセッサ・チップへ送る。いくつかの実施形態において、専用集積チップは、第２のデイジーチェーン・シリアル周辺インターフェース回路であって、専用集積チップが、第２のデイジーチェーン・シリアル周辺インターフェース回路を介して高電圧管理チップへ接続される、第２のデイジーチェーン・シリアル周辺インターフェース回路を含む。いくつかの実施形態において、専用集積チップは、第２の標準シリアル周辺インターフェース回路であって、第２の標準シリアル周辺インターフェース回路の一端が、第２のデイジーチェーン・シリアル周辺インターフェース回路へ電気的に接続され、第２の標準シリアル周辺インターフェース回路の他端が、プロセッサ・チップへ電気的に接続される、第２の標準シリアル周辺インターフェース回路を含む。いくつかの実施形態において、第２の標準シリアル周辺インターフェース回路は、プロセッサ・チップからデータを受信し、標準シリアル・データとしてプロセッサ・チップから受信されたデータを第２のデイジーチェーン・シリアル周辺インターフェース回路へ送信するように構成され、第２のデイジーチェーン・シリアル周辺インターフェース回路が、標準シリアル・データを対応する差動データに変換し、対応する差動データを高電圧管理チップへ送るように構成され、第２のデイジーチェーン・シリアル周辺インターフェース回路は、高電圧管理チップから差動データを受信し、高電圧管理チップから受信された差動データを第２の標準シリアル周辺インターフェース回路へ送るようにさらに構成され、第２の標準シリアル周辺インターフェース回路が、差動データを対応する標準シリアル・データに変換し、対応する標準シリアル・データをプロセッサ・チップへ送る。いくつかの実施形態において、専用集積チップは、第１のＩ２Ｃバス・インターフェース回路、第１の汎用非同期受信機／送信機インターフェース回路、および第１のコントローラ・エリア・ネットワーク・バス・インターフェース回路のうちの少なくとも１つをさらに含み、少なくとも１つのインターフェース回路は、専用集積チップのデイジーチェーン・シリアル周辺インターフェース回路とプロセッサ・チップとの間の電気的接続のために構成される、または少なくとも１つのインターフ