Search

JP-2026514687-A - 裏面給電用の絶縁モジュール

JP2026514687AJP 2026514687 AJP2026514687 AJP 2026514687AJP-2026514687-A

Abstract

ゲートオールアラウンド電界効果トランジスタの一部を形成する方法は、シャロートレンチアイソレーション（ＳＴＩ）によって分離された基板の一部分に形成されたコンタクトトレンチの底部に選択的キャップ層を形成するために選択的堆積プロセスを実行することであって、コンタクトトレンチは各々が延長領域を有するＳ／Ｄエピタキシャル（エピ）層と界面を形成する、選択的堆積プロセス実行することと、コンタクトトレンチの側壁をエッチングするために基板傾斜エッチング処理を実行して、コンタクトトレンチの上面限界寸法（ＣＤ）を拡大することと、前記コンタクトトレンチの内部で前記基板を等方的にエッチングするために、基板選択的除去プラズマ（ＳＲＰ）エッチングプロセスを実行することと、前記コンタクトトレンチを誘電体層で充填するために、凹部充填プロセスを実行することと、前記コンタクトトレンチの内部で誘電体層間の前記基板を部分的に除去してＩＬＤ凹部を形成するために、層間誘電体（ＩＬＤ）凹部プロセスを実行することと、前記ＩＬＤ凹部の内部の前記基板を部分的に除去するために、基板等方性エッチングプロセスを実行することとを含む方法である。 【選択図】図２

Inventors

  • キム， ギョンハ
  • バスカー， ヴィーララガーヴァン エス．
  • リー， ビョン チャン
  • ヨー， アンドリュー

Assignees

  • アプライド マテリアルズ インコーポレイテッド

Dates

Publication Date
20260513
Application Date
20240702
Priority Date
20230817

Claims (20)

  1. ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部分を形成する方法であって、 シャロートレンチアイソレーション（ＳＴＩ）によって分離された基板の部分の内部に形成されたコンタクトトレンチの底部に選択的キャップ層を形成するために選択的堆積プロセスを実行することであって、前記コンタクトトレンチは各々が、延長領域を有するＳ／Ｄエピタキシャル（エピ）層と界面を形成する、選択的堆積プロセスを実行することと、 前記コンタクトトレンチの側壁をエッチングするために基板傾斜エッチングプロセスを実行して、前記コンタクトトレンチの上部限界寸法（ＣＤ）を拡大することと、 前記コンタクトトレンチの内部で前記基板を等方的にエッチングするために、基板選択的除去プラズマ（ＳＲＰ）エッチングプロセスを実行することと、 前記コンタクトトレンチを誘電体層で充填するために、凹部充填プロセスを実行することと、 前記コンタクトトレンチの内部で誘電体層間の前記基板を部分的に除去してＩＬＤ凹部を形成するために、層間誘電体（ＩＬＤ）凹部プロセスを実行することと、 前記ＩＬＤ凹部の内部の前記基板を部分的に除去するために、基板等方性エッチングプロセスを実行することと、 前記ＩＬＤ凹部の内部にＩＬＤを形成するために、ＩＬＤ形成プロセスを実行することと を含む方法。
  2. 前記基板がケイ素（Ｓｉ）を含み、 前記ＳＴＩが酸化ケイ素（ＳｉＯ ２ ）を含み、 前記延長領域が、低濃度ドープされたケイ素（Ｓｉ）又はシリコンゲルマニウム（ＳｉＧｅ）を含み、 前記ＩＬＤが、酸化ケイ素（ＳｉＯ ２ ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム、又は（Ａｌ ２ Ｏ ３ ）を含む、 請求項１に記載の方法。
  3. 前記選択的キャップ層及び前記誘電体層は各々が、窒化ケイ素（Ｓｉ ３ Ｎ ４ ）、酸化ケイ素（ＳｉＯ ２ ）、オキシ炭化ケイ素（ＳｉＯＣ）、シリコン酸素炭素窒化物（ＳｉＯＣＮ）、又はアモルファスカーボン（ａ－Ｃ）を含む、請求項１に記載の方法。
  4. 前記選択的キャップ層は各々が、２ｎｍと５０ｎｍとの間の厚さを有する、請求項３に記載の方法。
  5. 前記Ｓ／Ｄエピ層が、ｐ型ドーパントがドープされたエピタキシャル成長シリコンゲルマニウム（ＳｉＧｅ）、又はｎ型ドーパントがドープされたエピタキシャル成長シリコン（Ｓｉ）を含む、 請求項１に記載の方法。
  6. 前記コンタクトトレンチの内部の前記誘電体層を部分的に除去するために、コンタクト凹部プロセスを実行することと、 前記コンタクトトレンチの前記底部に界面を形成し、前記コンタクトトレンチの露出した内面上にコンタクトライナを形成するために、コンタクトライナ形成プロセスを実行することと、 前記コンタクトトレンチを金属充填材料で充填するために、コンタクトメタライゼーションプロセスを実行することと、 過充填された前記金属充填材料を除去して金属コンタクトを形成するために、コンタクト金属化学機械研磨（ＣＭＰ）プロセスを実行することと をさらに含む、請求項１に記載の方法。
  7. 前記金属コンタクトが、タングステン（Ｗ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、白金（Ｐｔ）、これらの導電性酸化物若しくは窒化物、又はこれらの任意の組み合わせを含む、請求項６に記載の方法。
  8. 前記界面が、ケイ化チタン（ＴｉＳｉ、ＴｉＳｉ ２ ）、ケイ化ニッケル（ＮｉＳｉ、Ｎｉ ２ Ｓｉ）、ケイ化モリブデン（ＭｏＳｉ、ＭｏＳｉ ２ ）、ケイ化コバルト（ＣｏＳｉ ２ ）、ケイ化タンタル（ＴａＳｉ ２ ）、又はこれらの任意の組み合わせを含み、 前記コンタクトライナが、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンアルミニウムカーバイド（ＴｉＡｌＣ）、又はタングステン（Ｗ）のバリア層と、窒化ケイ素（Ｓｉ ３ Ｎ ４ ）、酸化ケイ素（ＳｉＯ ２ ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ ２ Ｏ ３ ）、シリコン酸素炭素窒化物（ＳｉＯＣＮ）、又はこれらの任意の組み合わせのスペーサとを含む、 請求項６に記載の方法。
  9. ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部分を形成する方法であって、 シャロートレンチアイソレーション（ＳＴＩ）によって分離された基板の部分の内部のコンタクトトレンチの底部に選択的キャップ層を形成するために選択的堆積プロセスを実行することであって、前記コンタクトトレンチは各々が、延長領域を有するＳ／Ｄエピタキシャル（エピ）層と界面を形成する、選択的堆積プロセスを実行することと、 前記コンタクトトレンチの側壁をエッチングするために基板傾斜エッチングプロセスを実行して、前記コンタクトトレンチの上部限界寸法（ＣＤ）を拡大することと、 前記コンタクトトレンチの内部で前記基板を等方的にエッチングするために、基板選択的除去プラズマ（ＳＲＰ）エッチングプロセスを実行することと、 前記コンタクトトレンチを誘電体層で充填するために、凹部充填プロセスを実行することと、 前記コンタクトトレンチの内部で前記誘電体層間の前記基板を部分的に除去してＩＬＤ凹部を形成するために、層間誘電体（ＩＬＤ）凹部プロセスを実行することと、 前記ＩＬＤ凹部の内部の前記基板を部分的に除去するために、基板等方性エッチングプロセスを実行することと、 前記ＩＬＤ凹部の内部にＩＬＤを形成するために、ＩＬＤ形成プロセスを実行することと、 前記コンタクトトレンチの内部の前記誘電体層を部分的に除去するために、コンタクト凹部プロセスを実行することと、 前記コンタクトトレンチの前記底部に界面を形成し、前記コンタクトトレンチの露出した内面上にコンタクトライナを形成するために、コンタクトライナ形成プロセスを実行することと、 前記コンタクトトレンチを金属充填材料で充填するために、コンタクトメタライゼーションプロセスを実行することと、 過充填された前記金属充填材料を除去して金属コンタクトを形成するために、コンタクト金属化学機械研磨（ＣＭＰ）プロセスを実行することと を含む方法。
  10. 前記基板がケイ素（Ｓｉ）を含み、 前記ＳＴＩが酸化ケイ素（ＳｉＯ ２ ）を含み、 前記延長領域が、低濃度ドープされたケイ素（Ｓｉ）又はシリコンゲルマニウム（ＳｉＧｅ）を含み、 前記ＩＬＤが、酸化ケイ素（ＳｉＯ ２ ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム、又は（Ａｌ ２ Ｏ ３ ）を含む、 請求項９に記載の方法。
  11. 前記選択的キャップ層及び前記誘電体層は各々が、窒化ケイ素（Ｓｉ ３ Ｎ ４ ）、酸化ケイ素（ＳｉＯ ２ ）、オキシ炭化ケイ素（ＳｉＯＣ）、シリコン酸素炭素窒化物（ＳｉＯＣＮ）、又はアモルファスカーボン（ａ－Ｃ）を含む、請求項９に記載の方法。
  12. 前記選択的キャップ層は各々が、２ｎｍと５０ｎｍとの間の厚さを有する、請求項１１に記載の方法。
  13. 前記Ｓ／Ｄエピ層が、ｐ型ドーパントがドープされたエピタキシャル成長シリコンゲルマニウム（ＳｉＧｅ）、又はｎ型ドーパントがドープされたエピタキシャル成長シリコン（Ｓｉ）を含む、請求項９に記載の方法。
  14. 前記金属コンタクトが、タングステン（Ｗ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、白金（Ｐｔ）、これらの導電性酸化物若しくは窒化物、又はこれらの任意の組み合わせを含む、請求項９に記載の方法。
  15. 前記界面が、ケイ化チタン（ＴｉＳｉ、ＴｉＳｉ ２ ）、ケイ化ニッケル（ＮｉＳｉ、Ｎｉ ２ Ｓｉ）、ケイ化モリブデン（ＭｏＳｉ、ＭｏＳｉ ２ ）、ケイ化コバルト（ＣｏＳｉ ２ ）、ケイ化タンタル（ＴａＳｉ ２ ）、又はこれらの任意の組み合わせを含み、 前記コンタクトライナが、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンアルミニウムカーバイド（ＴｉＡｌＣ）、又はタングステン（Ｗ）のバリア層と、窒化ケイ素（Ｓｉ ３ Ｎ ４ ）、酸化ケイ素（ＳｉＯ ２ ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ ２ Ｏ ３ ）、シリコン酸素炭素窒化物（ＳｉＯＣＮ）、又はこれらの任意の組み合わせのスペーサとを含む、 請求項９に記載の方法。
  16. ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部分を形成する半導体構造であって、 基板上に形成された層間誘電体（ＩＬＤ）に埋め込まれたチャネル層であって、第１の方向に延びるチャネル層と、 前記ＩＬＤに埋め込まれた金属ゲートであって、前記第１の方向に延びる金属ゲートと、 前記チャネル層の両側の延長領域とＳ／Ｄエピタキシャル層を介して、前記チャネル層をＳ／Ｄコンタクトと電気的に接続するソース／ドレイン（Ｓ／Ｄ）エピタキシャル（エピ）層と、 前記基板の内部に形成されたシャロートレンチアイソレーション（ＳＴＩ）と、 前記ＳＴＩ間に形成された金属コンタクト及び誘電体層であって、前記第１の方向に直交する第２の方向に延びており、前記金属コンタクトが、前記延長領域を介して前記Ｓ／Ｄエピ層に電気的に接続されている、金属コンタクト及び前記誘電体層と、 前記誘電体層と前記延長領域との間に界面を形成する前記ＩＬＤの底部隅部に形成された延長保護層と を備える半導体構造。
  17. 前記延長保護層がケイ素（Ｓｉ）を含む、請求項１６に記載の半導体構造。
  18. 前記チャネル層が、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、又はインジウムガリウム亜鉛酸化物（ＩＧＺＯ）を含み、 前記金属ゲートが、タングステン（Ｗ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、白金（Ｐｔ）、これらの導電性酸化物若しくは窒化物、又はこれらの任意の組み合わせを含む、 請求項１６に記載の半導体構造。
  19. 前記ＳＴＩが酸化ケイ素（ＳｉＯ ２ ）を含み、 前記延長領域が、低濃度ドープされたケイ素（Ｓｉ）又はシリコンゲルマニウム（ＳｉＧｅ）を含み、 前記ＩＬＤが、酸化ケイ素（ＳｉＯ ２ ）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム、又は（Ａｌ ２ Ｏ ３ ）を含む、 請求項１６に記載の半導体構造。
  20. 前記Ｓ／Ｄエピ層と前記金属コンタクトとの間の界面 をさらに含み、 前記界面が、ケイ化チタン（ＴｉＳｉ、ＴｉＳｉ ２ ）、ケイ化ニッケル（ＮｉＳｉ、Ｎｉ ２ Ｓｉ）、ケイ化モリブデン（ＭｏＳｉ、ＭｏＳｉ ２ ）、ケイ化コバルト（ＣｏＳｉ ２ ）、ケイ化タンタル（ＴａＳｉ ２ ）、又はこれらの任意の組み合わせといった金属シリサイドを含む、請求項１６に記載の半導体構造。

Description

［０００１］本出願は、２０２３年８月１７日に出願された米国仮出願第６３／５３３，３５２号及び２０２４年１月４日に出願された米国仮出願第６３／６１７，４１８号の優先権を主張し、その各々が全体として参照により本明細書に組み込まれる。 ［０００２］本明細書に記載の実施形態は、概して、半導体デバイスの製造に関し、より具体的には、裏面給電用の分離モジュールの形成に関する。 ［０００３］従来、チップは、シリコンウエハの表側にトランジスタを備え、それらに給電し、それらの上に構築されデータ信号を送信する、すなわちチップの表側に電力を供給するすべての配線で構成される。３ｎｍ未満のスケーリングを可能にする重要な技術の１つに、チップ裏面への電力供給がある。この裏面給電により、電力がチップの裏面に移動する際に、チップの前面の信号と電力線との間で配線リソースを共有する必要がなくなる。裏面電力供給により、下層の前面インターコネクトからの電力供給トラックが不要になり、コスト削減につながる。裏面給電はまた、動作電圧Ｖｄｄ及び共通接地電圧Ｖｓｓのためのより広いライン、及び信号を運ぶより薄いラインなど、異なる金属層を最適に製造することを可能にする。 ［０００４］しかしながら、裏面給電は、チップの表側のトランジスタの性能に影響を与えることなく、狭い空間内のチップの裏面の絶縁モジュールによって互いに絶縁された電気コンタクトフィーチャをパターニングするなどの新しい課題を生み出す。 ［０００５］したがって、裏面給電におけるこのような課題を克服するための方法が必要とされている。 ［０００６］本開示の実施形態は、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する方法を提供する。本方法は、シャロートレンチアイソレーション（ＳＴＩ）によって分離された基板の一部分の内部に形成されたコンタクトトレンチの底部に選択的キャップ層を形成するために選択的堆積プロセスを実行することであって、コンタクトトレンチは各々が、延長領域を有するＳ／Ｄエピタキシャル（エピ）層と界面を形成する、選択的堆積プロセスを実行することと、コンタクトトレンチの側壁をエッチングするために基板傾斜エッチングプロセスを実行して、コンタクトトレンチの面限界寸法（ＣＤ）を拡大することと、コンタクトトレンチの内部の基板を等方的にエッチングするために、基板選択的除去プラズマ（ＳＲＰ）エッチングプロセスを実行することと、コンタクトトレンチを誘電体層で充填するために、凹部充填プロセスを実行することと、コンタクトトレンチの内部の誘電体層間の基板を部分的に除去してＩＬＤ凹部を形成するための層間誘電体（ＩＬＤ）凹部プロセスを実行することと、ＩＬＤ凹部内の基板を部分的に除去するための基板等方性エッチングプロセスを実行することと、ＩＬＤ凹部の内部にＩＬＤを形成するためのＩＬＤ形成プロセスを実行することとを含む。 ［０００７］本開示の実施形態はまた、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する方法を提供する。本方法は、シャロートレンチアイソレーション（ＳＴＩ）によって分離された基板の一部分の内部のコンタクトトレンチの底部に選択的キャップ層を形成するために選択的堆積プロセスを実行することであって、コンタクトトレンチは各々が、延長領域を有するＳ／Ｄエピタキシャル（エピ）層と界面を形成する、選択的堆積プロセスを実行することと、コンタクトトレンチの側壁をエッチングするための基板傾斜エッチング処理を実行して、コンタクトトレンチの上面限界寸法（ＣＤ）を拡大することと、コンタクトトレンチの内部で基板を等方的にエッチングするための基板選択的除去プラズマ（ＳＲＰ）エッチングプロセスを実行することと、コンタクトトレンチを誘電体層で絨毯するための凹部充填プロセスを実行することと、コンタクトトレンチの内部で誘電体層間の基板を部分的に除去してＩＬＤ凹部を形成するための層間誘電体（ＩＬＤ）凹部プロセスを実行することと、ＩＬＤ凹部の内部の基板を部分的に除去するための基板等方性エッチングプロセスを実行することと、ＩＬＤ凹部の内部にＩＬＤを形成するためのＩＬＤ形成プロセスを実行することと、コンタクトトレンチの内部の誘電体層を部分的に除去するためのコンタクト凹部プロセスを実行することと、コンタクトトレンチの底部に界面を形成し、コンタクトトレンチの露出した内面上にコンタクトライナを形成するための、コンタクトライナ形成プロセスを実行することと、コンタクトトレンチを金属充填材料で充填するためのコンタクトメタライゼーションプロセスを実行することと、過充填された金属充填材料を除去し、金属コンタクトを形成するための化学機械的研磨（ＣＭＰ）プロセスを実行することとを含む。 ［０００８］本開示の実施形態は、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する半導体構造をさらに提供する。半導体構造は、基板上に形成された層間誘電体（ＩＬＤ）に埋め込まれたチャネル層であって、第１の方向に延びるチャネル層と、ＩＬＤに埋め込まれた金属ゲートであって、第１の方向に延びる金属ゲートと、チャネル層の両側のＳ／Ｄエピタキシャル層と、延長領域を介してチャネル層を電気的に接続するソース／ドレイン（Ｓ／Ｄ）エピタキシャル（エピ）層と、基板の内部に形成されたシャロートレンチアイソレーション（ＳＴＩ）と、第１の方向に直交する第２の方向に延びる誘電体層及び金属コンタクトであって、金属コンタクトが延長領域を介してＳ／Ｄエピ層に電気的に接続されている、誘電体層及び金属コンタクトと、延長領域を有する誘電体層と界面を形成するＩＬＤの底部隅部に形成された延長保護層とを含む。 ［０００９］本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、添付の図面は例示的な実施形態のみを示しており、したがって本開示の範囲を限定するとみなすべきではなく、他の等しく有効な実施形態を許容し得ることに留意されたい。 本開示の１つ又は複数の実施形態に係るマルチチャンバ処理システムの概略上面図である。本構造の１つ又は複数の実施形態に係る、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）を形成し得る半導体構造の一部の等角図である。一実施形態による、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する方法のプロセスフロー図を示す。一実施形態による、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する方法のプロセスフロー図を示す。図４Ａから図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、図４Ｇ、図４Ｈ、図４Ｉ、図４Ｊ、図４Ｋ、及び図４Ｌは、図３Ａ及び図３Ｂの方法の様々な状態に対応する半導体構造の一部の等角図である。一実施形態による、ゲートオールアラウンド電界効果トランジスタ（ＧＡＡ ＦＥＴ）の一部を形成する方法のプロセスフロー図を示す。図５の方法の様々な状態に対応する半導体構造の一部の等角図である。 ［００１６］理解を容易にするために、複数の図に共通する同一の要素を指し示すのに、可能な場合には、同一の参照番号を使用した。一実施形態の要素及びフィーチャは、さらなる記載がなくとも、他の実施形態に有益に組み込まれ得ることが想定される。図及び以下の説明では、Ｘ軸、Ｙ軸、及びＺ軸を含む直交座標系が使用される。図面中の矢印によって表される方向は、便宜上、正の方向であると仮定される。幾つかの実施形態で開示される要素は、具体的な記述がなくとも、他の実施形態で有益に利用され得ると想定される。 ［００１７］本明細書に記載された実施形態は、チップの裏面の延長領域（例えば、ドープされたシリコン（Ｓｉ）又はシリコンゲルマニウム（ＳｉＧｅ））を保護しながら、チップの裏面の層間誘電体（ＩＬＤ）内に埋め込まれた金属コンタクトを形成する方法を提供する。シリコン（Ｓｉ）ウエハを裏面から延長領域に選択的にパターニングすることは不可能であるため、シリコン（Ｓｉ）ウエハのエッチング中に任意の損傷から延長領域を保護するために、延長保護層（例えば、シリコン（Ｓｉ））が延長領域の上に形成される。 ［００１８］図１は、本開示の１つ又は複数の実施形態に係るマルチチャンバ処理システム１００の概略上面図である。処理システム１００は、概して、ファクトリインターフェース１０２、ロードロックチャンバ１０４、１０６、それぞれの移送ロボット１１２、１１４を有する移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、及び処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０を含む。本明細書で詳述するように、処理システム１００内の基板は、処理システム１００の外部の周囲環境（例えば、工場内に存在し得る大気周囲環境）に基板を曝露することなく、様々なチャンバ内で処理され、様々なチャンバ間で移送され得る。例えば、基板は、処理システム１００内の基板に対して実行される様々なプロセスの間に、低圧又は真空環境を破壊することなく、低圧（例えば、約３００Ｔｏｒｒ以下）又は真空環境において維持される、様々なチャンバ内で処理され、また、様々なチャンバ間で移送され得る。したがって、処理システム１００は、基板の一部の処理のための統合的解決法を提供することができる。 ［００１９］本明細書で提供される教示に従って適切に修正され得る処理システムの例は、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＥｎｄｕｒａ（登録商標）、Ｐｒｏｄｕｃｅｒ（登録商標）又はＣｅｎｔｕｒａ（登録商標）統合処理システム、又は他の適切な処理システムを含む。他の処理システム（他の製造業者によるものを含む）が、本明細書に記載の態様から利益を得るように適合され得ることが想定される。 ［００２０］図１の図示の例では、ファクトリインターフェース１０２は、基板の移送を容易にするために、ドッキングステーション１３２及びファクトリインターフェースロボット１３４を含む。ドッキングステーション１３２は、一又は複数の前方開口型統一ポッド（ＦＯＵＰ）１３６を受容するように適合される。幾つかの例では、各ファクトリインターフェースロボット１３４は、概して、ファクトリインターフェース１０２からロードロックチャンバ１０４、１０６に基板を移送するように適合されたそれぞれのファクトリインターフェースロボット１３４の一端に配置されたブレード１３８を含む。 ［００２１］ロードロックチャンバ１０４、１０６は、ファクトリインターフェース１０２に連結されたそれぞれのポート１４０、１４２と、移送チャンバ１０８に連結されたそれぞれのポート１４４、１４６とを有する。移送チャンバ１０８はさらに、保持チャンバ１１６、１１８に連結されたそれぞれのポート１４８、１５０と、処理チャンバ１２０、１２２に連結されたそれぞれのポート１５２、１５４とを有する。同様に、移送チャンバ１１０は、保持チャンバ１１６、１１８に連結されたそれぞれのポート１５６、１５８と、処理チャンバ１２４、１２６、１２８、１３０に連結されたそれぞれのポート１６０、１６２、１６４、１６６とを有する。ポート１４４、１４６、１４８、１５０、１５２、１５４、１５６、１５８、１６０、１６２、１６４、１６６は、例えば、移送ロボット１１２、１１４によって基板を通過させ、それぞれのチャンバ間にガスが通過するのを防止するためにそれぞれのチャンバ間を密閉するためのスリットバルブを有するスリットバルブ開口部であり得る。概して、いずれのポートも基板を移送するために開いている。それ以外の場合、ポートは閉じられる。 ［００２２］ロードロックチャンバ