Search

JP-2026514796-A - チップレット配列

JP2026514796AJP 2026514796 AJP2026514796 AJP 2026514796AJP-2026514796-A

Abstract

チップレット配列が提示される。チップレット配列は、外部通信インターフェースによって制御可能である。チップレット配列は、チップレットネットワークに接続された少なくとも１つのチップレットを備え、少なくとも１つのチップレットは、少なくとも１つのハードウェアリソースを備える。チップレット配列は、１つ以上のマイクロシステムをオーケストレーションするように構成されたチップレット制御プレーンを備える。各マイクロシステムは、少なくとも１つのハードウェアリソースと、チップレットネットワークにおけるアドレス指定可能な接続とを備える。制御プレーンは、外部通信インターフェースでマイクロサービスとして１つ以上のマイクロシステムを公開するようにさらに構成される。 【選択図】図４

Inventors

  • デルシング ジャーカー
  • パニアグア クリスティーナ
  • シン チョウハン シャイレシュ

Assignees

  • エルティーユー ライセンス アーベー

Dates

Publication Date
20260513
Application Date
20240414
Priority Date
20230420

Claims (20)

  1. 外部通信インターフェース（１５０）によって制御可能なチップレット配列（１００）であって、前記チップレット配列（１００）は、チップレットネットワーク（１２０）に接続された少なくとも１つのチップレット（１１０）を備え、前記少なくとも１つのチップレット（１１０）は、少なくとも１つのハードウェアリソース（１１２）を備え、前記チップレット配列（１００）は、チップレット制御プレーン（３００）を備え、前記チップレット制御プレーン（３００）が、 ・１つ以上のマイクロシステム（２００）をオーケストレーションすることであって、各マイクロシステム（２００）は、少なくとも１つのハードウェアリソース（１１２）と、前記チップレットネットワーク（１２０）にアドレス指定可能な接続とを備える、ことと、 ・前記外部通信インターフェース（１５０）でマイクロサービス（４００）として１つ以上のマイクロシステム（２００）を公開することと を行うように構成される、チップレット配列（１００）。
  2. 前記チップレットネットワーク（１２０）によって接続された２つ以上のチップレット（１１０）を備える、請求項１に記載のチップレット配列（１００）。
  3. 前記チップレット制御プレーン（３００）は、ハードウェアリソース（１１２）の可用性及び／又は利用に基づいて、マイクロシステム（２００）のインスタンス化を構成するように構成される、請求項１又は２に記載のチップレット配列（１００）。
  4. 前記チップレット制御プレーン（３００）は、ハードウェアリソース（１１２）の可用性及び／又は利用に基づいて、マイクロサービス（４００）のインスタンス化を構成するように構成される、請求項１～３のいずれか一項に記載のチップレット配列（１００）。
  5. 前記チップレット制御プレーン（３００）は、 ・前記チップレット配列（１００）のマイクロシステム（２００）をインスタンス化するように構成可能なリソースオーケストレータ（４１０） を備える、請求項１～４のいずれか一項に記載のチップレット配列（１００）。
  6. 前記リソースオーケストレータ（４１０）は、前記チップレット配列（１００）の１つ以上の事前構成されたマイクロサービス（４００）に関連付けられた、前記チップレット配列（１００）の事前構成されたマイクロシステム（２００）を備える、請求項５に記載のチップレット配列（１００）。
  7. 前記リソースオーケストレータ（４１０）は、特定のマイクロシステム（２００）に関連付けられたマイクロサービス（４００）をインスタンス化するように、さらに構成可能である、請求項５又は６に記載のチップレット配列（１００）。
  8. 少なくとも１つのマイクロシステム（２００）は、前記少なくとも１つのマイクロシステム（２００）に関連付けられた１つ以上のマイクロサービス（４００）を消費又は生成するように構成される、請求項１～７のいずれか一項に記載のチップレット配列（１００）。
  9. 前記チップレット制御プレーン（３００）は、 ・前記マイクロシステム（２００）と前記チップレット配列（１００）の前記外部通信インターフェース（１５０）との間の通信を制御するように構成されたネットワークマネージャ（４４０） を備える、請求項１～８のいずれか一項に記載のチップレット配列（１００）。
  10. 前記ネットワークマネージャ（４４０）は、前記チップレット配列（１００）の１つ以上の事前構成されたマイクロサービス（４００）に関連付けられた、前記チップレット配列（１００）の事前構成されたマイクロシステム（２００）である、請求項９に記載のチップレット配列（１００）。
  11. 前記制御プレーン（３００）は、前記チップレット配列（１００）の前記ハードウェアリソース（１１２）の少なくともいくつかを示すデータを含むリソースレジストリ（４３０）を含み、好ましくは、前記リソースレジストリ（４３０）は、前記チップレット配列（１００）の全てのチップレット（１１０）の全てのハードウェアリソース（１１２）を示すデータを含む、請求項１～１０のいずれか一項に記載のチップレット配列（１００）。
  12. 前記制御プレーン（３００）は、前記ハードウェアリソース（１１２）の利用をスケジューリングするように構成されたリソーススケジューラ（４２０）を備える、請求項１～１１のいずれか一項に記載のチップレット配列（１００）。
  13. 前記リソーススケジューラ（４２０）は、前記チップレット配列（１００）の１つ以上の事前構成されたマイクロサービス（４００）に関連付けられた、前記チップレット配列（１００）の事前構成されたマイクロシステム（２００）である、請求項１２に記載のチップレット配列（１００）。
  14. 少なくとも１つのハードウェアリソース（１１２）は、前記チップレット（１１０）を前記チップレットネットワーク（１２０）に接続するように構成されたネットワークインターフェースである、請求項１～１３のいずれか一項に記載のチップレット配列（１００）。
  15. 少なくとも１つのハードウェアリソース（１１２）は、ＣＰＵ、ＧＰＵ又はマイクロコントローラ等の計算ハードウェアリソースであり、及び／又は少なくとも１つのハードウェアリソース（１１２）は、揮発性メモリ又は不揮発性メモリ等のメモリハードウェアリソースであり、及び／又は少なくとも１つのハードウェアリソース（１１２）は、温度センサ、圧力センサ、光センサ、光学センサ又は指紋センサ等のセンサハードウェアリソース（１１２）であり、及び／又は少なくとも１つのハードウェアリソース（１１２）は、割り込みコントローラ、ＤＭＡコントローラ、デジタルＩ／Ｏ、ＤＡＣ、ＡＤＣ又はクロック等の周辺ハードウェアリソース（１１２）であり、及び／又は少なくとも１つのハードウェアリソース（１１２）は、Ｉ２Ｃインターフェース、ＰＣＩｅインターフェース又はＵＣＩｅインターフェース等の通信ハードウェアリソース（１１２）であり、及び／又は少なくとも１つのハードウェアリソース（１１２）は、スピーカ、ブザー、光源又はディスプレイ等のアクチュエータハードウェアリソース（１１２）である、請求項１～１４のいずれか一項に記載のチップレット配列（１００）。
  16. 各ハードウェアリソース（１１２）は、少なくとも１つの専用ハードウェア機能を提供する、請求項１～１５のいずれか一項に記載のチップレット配列（１００）。
  17. 前記チップレット配列（１００）は、集積回路（ＩＣ）の一部を形成するチップレットパッケージである、請求項１～１６のいずれか一項に記載のチップレット配列（１００）。
  18. 請求項１～１７のいずれか一項に記載のチップレット配列（１００）を構成する方法（５００）であって、前記方法は、前記チップレット配列（１００）の前記制御プレーン（３００）によって実行され、 インスタンス化されるべきマイクロシステム（２００）を示す要求を取得するステップ（５１０）と、 取得された前記要求に従ってマイクロシステム（２００）をインスタンス化するステップ（５２０）と、 を含む、方法（５００）。
  19. 前記要求は、インスタンス化されるべき前記マイクロシステム（２００）の１つ以上のハードウェア要件を示すリソースレシピ（１０５）を含み、インスタンス化するステップ（５２０）は、 示された前記ハードウェア要件を満たすハードウェアリソースを選択するステップ（５２２）と、 選択された前記ハードウェアリソース（１１２）に関連付けられて割り当てられたスケジューリングデータを取得するステップ（５２４）と、 をさらに含む、請求項１８に記載の方法（５００）。
  20. 前記ハードウェアリソース（１１２）のうちの少なくとも１つは、計算ハードウェアリソースとして選択され、前記要求は、選択された前記計算ハードウェアリソースによって実行されると、前記要求によって示される前記マイクロシステム（２００）をインスタンス化するプログラム命令をさらに含み、インスタンス化するステップ（５１０）は、 選択された前記計算ハードウェアリソースによる前記プログラム命令の実行によって前記マイクロシステムを展開するステップ（５２６） をさらに含む、請求項１９に記載の方法（５００）。

Description

本開示は、チップレットに関する。より正確には、本開示は、チップレット配列（ｃｈｉｐｌｅｔ ａｒｒａｎｇｅｍｅｎｔｓ）のマイクロサービスアーキテクチャに関する。本発明の実施形態は、例えば、チップレット配列と、そのようなチップレット配列を構成する方法を含む。 ムーアの法則によれば、集積回路（ＩＣ）内のトランジスタの数は、２年ごとに倍増する。しかしながら、コストが高いために、シリコン製造の改善のペースは、減速しており、ますます小型化されたチップを商業的に実現可能な規模で生産することは、ますます困難になっている。モノリシックチップの現在の開発は、経済的な制約だけでなく、供給／需要、柔軟性、及び競争力の面でも限界に直面している。概して、チップは、設計の初期段階から、将来の変更又は進化の可能性を考慮せずに、構想され、ハードウェアの再利用を妨げている。 この状況に対応して、チップレットが有望な解決策として登場した。一般に、チップレットは、より大きな集積回路の特定の機能又は機能のサブセットを実行するように構成されたモジュール式半導体部品である。チップレットは、他のチップレットと組み合わせて、より複雑な集積回路を形成することができ、設計及び製造においてより大きい柔軟性を提供する。 チップレットの概念は、数十年前から存在しており、その最初の例は１９８０年代に登場した。その当時、チップレットは、主にメモリ及びＩ／Ｏ機能のために使用され、バスインターフェースを介してメインプロセッサに接続された別個のパッケージ上に実装されていた。近年、チップレットは、半導体製造技術が進歩し、現代の電子デバイスが複雑化したことにより、再び関心が高まっている。複雑なシステム又はシステムオンチップ（ＳｏＣ）をより小さく、より管理可能なコンポーネントに分解することで、チップレットには、いくつかの利点がある。 チップレットの使用を容易にするために、業界団体及び標準団体は、チップレット間で接続して通信するためのインターフェース及びプロトコルを開発してきた。例としては、米国半導体工業会（ＳＩＡ）のチップレット統合インターフェース（ＣＩＩ）や、オープン・コンピュート・プロジェクト（Ｏｐｅｎ Ｃｏｍｐｕｔｅ Ｐｒｏｊｅｃｔ：ＯＣＰ）の高度インターフェース・バス（ＡＩＢ）等が挙げられる。チップレットは、複雑な半導体デバイスを設計及び製造するにあたって、柔軟性、効率性、歩留まり、拡張性、最適化された性能、そして信頼性を向上させる有望なアプローチである。 チップレットの設計及び製造における柔軟性は、膨大な数の異なるタスクを実行するように構成され得るハードウェアのプロビジョニングを容易にする。しかしながら、チップレットは、特定のタスク又は機能を果たすＰＣＢを作成するようなロックされた解決策である。標準化作業は今も進んでいるが、チップレットの潜在能力は、まだ十分に活用されていない。 Ｓ． Ｓｉｎｇｈ ａｎｄ Ｉ． Ｃｈａｎａ， “Ａ ｓｕｒｖｅｙ ｏｎ ｒｅｓｏｕｒｃｅ ｓｃｈｅｄｕｌｉｎｇ ｉｎ ｃｌｏｕｄ ｃｏｍｐｕｔｉｎｇ： Ｉｓｓｕｅｓ ａｎｄ ｃｈａｌｌｅｎｇｅｓ，” Ｊｏｕｒｎａｌ ｏｆ Ｇｒｉｄ Ｃｏｍｐｕｔｉｎｇ， ｎｏ． ＤＯＩ １０．１００７／ｓ１０７２３－０１５－９３５９－２， ｐｐ． ２１７－２６４， ２０１６．Ｚ．－Ｈ． ＺＨＡＮ， Ｘ．－Ｆ． ＬＩＵ， Ｙ．－Ｊ． ＧＯＮＧ， Ｊ． ＺＨＡＮＧ， Ｈ． Ｓ．－Ｈ． ＣＨＵＮＧ， ａｎｄ Ｙ． ＬＩ， “Ｃｌｏｕｄ ｃｏｍｐｕｔｉｎｇ ｒｅｓｏｕｒｃｅ ｓｃｈｅｄｕｌｉｎｇ ａｎｄ ａ ｓｕｒｖｅｙ ｏｆ ｉｔｓ ｅｖｏｌｕｔｉｏｎａｒｙ ａｐｐｒｏａｃｈｅｓ，” ＡＣＭ Ｃｏｍｐｕｔｉｎｇ Ｓｕｒｖｅｙｓ， ｖｏｌ． ４７， ｎｏ． ４， Ｊｕｌｙ ２０１５．Ｍ． Ｋｕｍａｒ， Ｓ． Ｃ． Ｓｈａｒｍａ， Ａ． Ｇｏｅｌ， ａｎｄ Ｓ． Ｐ． Ｓｉｎｇｈ， “Ａ ｃｏｍｐｒｅｈｅｎｓｉｖｅ ｓｕｒｖｅｙ ｆｏｒ ｓｃｈｅｄｕｌｉｎｇ ｔｅｃｈｎｉｑｕｅｓ ｉｎ ｃｌｏｕｄ ｃｏｍｐｕｔｉｎｇ，” Ｊｏｕｒｎａｌ ｏｆ Ｎｅｔｗｏｒｋ ａｎｄ Ｃｏｍｐｕｔｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ， ｖｏｌ． １４３， ｐｐ． １－３３， ２０１９．“Ｗｏｒｋｆｌｏｗ ｍａｎａｇｅｍｅｎｔ ｓｏｌｕｔｉｏｎｓ ｂａｓｅｄ ｏｎ ｍｉｃｒｏｓｅｒｖｉｃｅｓ， ”Ａｐｐｌｉｅｄ Ｓｃｉｅｎｃｅｓ．Ａ． Ｎ． Ｌａｍ， Ｏ． Ｈａｕｇｅｎ， ａｎｄ Ｊ． Ｄｅｌｓｉｎｇ， “Ｄｙｎａｍｉｃａｌ ｏｒｃｈｅｓｔｒａｔｉｏｎ ａｎｄ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｓｅｒｖｉｃｅｓ ｉｎ ｉｎｄｕｓｔｒｉａｌ ｉｏｔ ｓｙｓｔｅｍｓ： Ａｎ ａｕｔｏｎｏｍｉｃ ａｐｐｒｏａｃｈ，” ＩＥＥＥ Ｏｐｅｎ Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｏｃｉｅｔｙ， ｖｏｌ． ３， ｐｐ． １２８－１４５， ２０２２． 本発明の実施形態を以下で説明するにあたって、本発明の概念をどのように実施することができるかの非限定的な例を示す添付の図形式の図面を参照する。 本開示のいくつかの例によるチップレット配列の概略図である。本開示のいくつかの例によるチップレットの概略図である。本開示のいくつかの例によるマイクロサービスに関連するマイクロシステムの概略図である。本開示のいくつかの例によるチップレット配列の概略図である。本開示のいくつかの例による制御プレーンの概略図である。本開示のいくつかの例によるマイクロシステムの動的インスタンス化のＳｙｓＭＬシーケンス図である。本開示のいくつかの例によるチップレット配列内のリソースセキュリティマイクロシステムのＳｙｓＭＬモデルである。本開示のいくつかの例によるチップレット配列を構成する方法の概略図である。 以下では、添付の図面を参照して、特定の実施形態をより完全に説明する。しかしながら、本発明は、多くの異なる形態で具現化されてもよく、本明細書に記載される実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、本開示が徹底的かつ完全であり、添付の特許請求の範囲で定義されるような本発明の範囲を当業者に十分に伝えるように、例として提供される。 同様に、「接続された」又は「動作可能に接続された」という用語は、必ずしも直接的ではなく、必ずしも機械的ではないが、接続されたものとして定義される。「結合された」又は「接続された」２つ以上のアイテムは、互いに一体であってもよい。「１つの」という用語は、本開示が別途明示的に必要としない限り、１つ以上として定義される。「実質的に」、「およそ」、及び「約」という用語は、当業者によって理解されるように、指定されたものの大部分であるが、必ずしもその全体でないものとして定義される。「備える」（及びその任意の形態）、「有する」（及びその任意の形態）、「含む」（及びその任意の形態）、及び「含有する」（及びその任意の形態）は、オープンエンド連結動詞である。結果として、１つ以上のステップを「備える」、「有する」、「含む」又は「含有する」方法は、それらの１つ以上のステップを保有するが、それらの１つ以上のステップのみを保有することに限定されない。 本開示では、チップレットとは、一般に小さい集積回路（ＩＣ）であり、そのＩＣは、明確に定義された機能のサブセットを備える。これは、他のチップレットと組み合わせて、チップレット配列を形成するように設計される。チップレット配列は、単一パッケージ内の共通のインターポーザ上に設けられてもよい（が、必ずしもそうである必要はない）。 チップレット配列は、例えば、大規模集積回路（ＩＣ）と比較して、いくつかの利点を有する。チップレット配列は、異なる機能を別個のチップレットに分離するので、チップレット配列は、製造中に欠陥を特定して修正することが容易になる。これにより、全体的な歩留まりが向上し、コストが削減される可能性がある。異なるチップレットを混合し、整合させることによって、設計者は、特定のアプリケーションに最適化されたシステムオンチップ（ＳｏＣ）の形態でカスタムチップレット配列を作成することができる。これにより、より効率的で高性能なデバイスが得られる。チップレットの形態でより小さく、より扱いやすい構成部品を扱うことによって、設計者は、より迅速に反復し、個々の構成部品をより徹底的に試験してから、それらをチップレット配列１００のより大きなシステムに組み込むことができる。設計者は、さらに、必要に応じて、オンフライで部品を追加するか、又はＳｏＣから部品を除去することができる。これにより、設計エンジニアは、快適に、システム全体の性能及び複雑さをスケーリングすることができる。チップレットにより、企業は規模の経済を活用し、既存のチップ設計を再利用することが可能になるので、新規開発コストを削減できる。チップレットは、高電力（データセンタ内のサーバ）からバッテリ動作デバイス（スマートウォッチ）に及ぶ様々なアプリケーションをサポートする。チップレットの背後にある考え方は、チップレットの異なるベンダー間の相互運用性を可能にする。これにより、単一のモノリシックチップソリューションと比較して、性能が向上する。 ハードウェアの観点からのチップレットの構成可能性は、これまで、対応するソフトウェア構成可能性から切り離されてきた。チップレットのソフトウェア機能は、一般に、異なるチップレットのそれぞれによって提供される機能に限定される。各チップレットは、概して各チップレットに特有のハードウェア抽象化レイヤ（ＨＡＬ）を使用して、処理される。チップレットの柔軟性を最大限に高め、ＳｏＣのリソース利用率を向上させるために、本開示の背後にある発明者らは、チップレット又はチップレットの集合が複数のマイクロサービスを使用して共有及び利用され得ることを認識した。 概して、マイクロサービスは、ソフトウェアアーキテクチャアプローチであり、大規模アプリケーションが、別個に開発、展開、及び維持され得る小規模で独立した緩く結合されたサービスに分解される。各マイクロサービスは、典型的には、特定の機能（例えば、ビジネス機能等）を実行し、ＨＴＴＰ又はメッセージングプロトコル等の軽量機構を介して、他のマイクロサービスと通信する。このアプローチによって、アプリケーションのより迅速でより効率的な開発、展開、及びスケーリングも、回復力とフォールトトレランスも向上する。また、マイクロサービスによって、チームがアプリケーションの異なる部分で独立して作業することも可能になり、各チームは、自分自身のマイクロサービスの開発及び保守を担当する。このアプローチにより、全体的な開発速度が向上し、チーム間の競合や依存関係のリスクが軽減し得る。全体として、マイクロサービスは、大規模で複雑な情報システム／コンピュータシステムにおいて、俊敏性、拡張性、信頼性を向上させることができる。 歴史的に、マイクロサービスは、商品ハードウェアの分散システム上で実行することができる独立した軽量コンポーネントとして展開されるように設計されてきた。これにより、単一のサーバ上でモノリシックアプリケーションを実行するよりも、スケーラビリティ及びフォールトトレランスが向上する。マイクロサービスのための１つの一般的なハードウェア構成は、クラウドベースのインフラストラクチャである。共通の選択肢は、Ａｍａｚｏｎ Ｗｅｂ Ｓｅｒｖｉｃｅｓ（ＡＷＳ）、Ｍｉｃｒｏｓｏｆｔ Ａｚｕｒｅ、又はＧｏｏｇ