KR-102959950-B1 - 반도체 장치 및 촬상 장치

Abstract

음전압 및/또는 양전압을 레벨 시프트시키는 반도체 장치를 제공한다. 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 가지는 반도체 장치이다. 제 1 트랜지스터의 제 1 단자는 제 2 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속된다. 또한 제 2 트랜지스터의 제 2 단자는 제 3 트랜지스터의 제 1 단자에 전기적으로 접속된다. 또한 제 4 트랜지스터의 제 1 단자는 제 2 트랜지스터의 게이트와 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 제 1 용량 소자의 제 2 단자는 입력 단자에 전기적으로 접속된다. 또한 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터 각각은 같은 극성의 트랜지스터이다.

Inventors

• 이노우에 히로키
• 요네다 세이치

Assignees

• 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Dates

Publication Date

20260506

Application Date

20210126

Priority Date

20200207

Claims (8)

1. 반도체 장치로서, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 포함하고, 상기 제 1 트랜지스터와, 상기 제 2 트랜지스터와, 상기 제 3 트랜지스터와, 상기 제 4 트랜지스터 각각은 제 1 극성을 가지고, 상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속되고, 상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 및 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 상기 제 1 용량 소자의 제 2 단자는 상기 입력 단자에 전기적으로 접속되고, 상기 입력 단자에 입력된 전위는 제 1 전위이고, 상기 제 1 트랜지스터의 제 2 단자에 입력된 전위는 제 2 전위이고, 상기 제 3 트랜지스터의 제 2 단자 및 상기 제 4 트랜지스터의 제 2 단자 각각에 입력된 전위는 제 3 전위이고, 상기 제 1 트랜지스터는 상기 제 1 트랜지스터가 온 상태일 때 상기 출력 단자를 상기 제 2 전위로 프리차지하는 기능을 가지고, 상기 제 2 트랜지스터는 상기 제 4 트랜지스터가 오프 상태일 때 상기 입력 단자에 입력된 상기 제 1 전위에 따라 온 상태 또는 오프 상태가 되는 기능을 가지고, 상가 반도체 장치는 상기 출력 단자가 상기 제 2 전위를 가지고, 상기 제 1 트랜지스터가 오프 상태이고, 상기 제 3 트랜지스터가 온 상태일 때 상기 출력 단자의 전위를 상기 제 2 전위 또는 상기 제 3 전위로 하는 기능을 가지는, 반도체 장치.
2. 반도체 장치로서, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 입력 단자와, 출력 단자를 포함하고, 상기 제 1 트랜지스터와, 상기 제 2 트랜지스터와, 상기 제 3 트랜지스터와, 상기 제 4 트랜지스터 각각은 제 1 극성을 가지고, 상기 제 1 트랜지스터의 제 1 단자는 상기 제 3 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속되고, 상기 제 3 트랜지스터의 제 2 단자는 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 및 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 상기 제 1 용량 소자의 제 2 단자는 상기 입력 단자에 전기적으로 접속되고, 상기 입력 단자에 입력된 전위는 제 1 전위이고, 상기 제 1 트랜지스터의 제 2 단자에 입력된 전위는 제 2 전위이고, 상기 제 2 트랜지스터의 제 2 단자 및 상기 제 4 트랜지스터의 제 2 단자 각각에 입력된 전위는 제 3 전위이고, 상기 제 1 트랜지스터는 상기 제 1 트랜지스터가 온 상태일 때 상기 출력 단자를 상기 제 2 전위로 프리차지하는 기능을 가지고, 상기 제 2 트랜지스터는 상기 제 4 트랜지스터가 오프 상태일 때 상기 입력 단자에 입력된 상기 제 1 전위에 따라 온 상태 또는 오프 상태가 되는 기능을 가지고, 상기 반도체 장치는 상기 출력 단자가 상기 제 2 전위를 가지고, 상기 제 1 트랜지스터가 오프 상태이고, 상기 제 3 트랜지스터가 온 상태일 때 상기 출력 단자의 전위를 상기 제 2 전위 또는 상기 제 3 전위로 하는 기능을 가지는, 반도체 장치.
3. 반도체 장치로서, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 제 2 용량 소자와, 입력 단자와, 출력 단자를 포함하고, 상기 제 1 트랜지스터와, 상기 제 2 트랜지스터와, 상기 제 3 트랜지스터와, 상기 제 4 트랜지스터 각각은 제 1 극성을 가지고, 상기 제 1 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 제 1 단자 및 상기 출력 단자에 전기적으로 접속되고, 상기 제 2 트랜지스터의 제 2 단자는 상기 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고, 상기 제 4 트랜지스터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 및 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되고, 상기 제 1 용량 소자의 제 2 단자는 상기 입력 단자에 전기적으로 접속되고, 상기 제 2 용량 소자의 제 1 단자는 상기 제 1 트랜지스터의 상기 제 1 단자와, 상기 제 2 트랜지스터의 상기 제 1 단자와, 상기 출력 단자에 전기적으로 접속되는, 반도체 장치.
4. 제 1 항 또는 제 2 항에 있어서, 제 2 용량 소자를 더 포함하고, 상기 제 2 용량 소자의 제 1 단자는 상기 제 1 트랜지스터의 상기 제 1 단자와, 상기 제 2 트랜지스터의 상기 제 1 단자와, 상기 출력 단자에 전기적으로 접속되는, 반도체 장치.
5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터 각각은 채널 형성 영역에 금속 산화물 및 실리콘 중 하나를 포함하는, 반도체 장치.
6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 용량 소자는 제 5 트랜지스터를 포함하고, 상기 제 5 트랜지스터는 채널 형성 영역에 금속 산화물 또는 실리콘을 포함하고, 상기 제 5 트랜지스터의 게이트는 상기 제 1 용량 소자의 상기 제 1 단자 및 상기 제 2 단자 중 한쪽으로서 기능하고, 상기 제 5 트랜지스터의 제 1 단자 및 제 2 단자는 상기 제 1 용량 소자의 상기 제 1 단자 및 상기 제 2 단자 중 다른 쪽으로서 기능하는, 반도체 장치.
7. 촬상 장치로서, 제 1 항 내지 제 3 항 중 어느 한 항에 따른 반도체 장치; 및 광전 변환 소자를 포함하고, 상기 광전 변환 소자는 상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터의 위쪽에 위치하는, 촬상 장치.
8. 삭제

Description

반도체 장치 및 촬상 장치 본 발명의 일 형태는 반도체 장치 및 촬상 장치에 관한 것이다. 또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 동작 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야의 일례로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 신호 처리 장치, 센서, 프로세서, 전자 기기, 시스템, 이들의 구동 방법, 이들의 제조 방법, 또는 이들의 검사 방법을 들 수 있다. 근년 전자 기기에서 동작 시의 소비 전력 저감화가 강하게 요구되고 있다. 예를 들어, 전자 기기의 소비 전력을 낮추는 목적으로, 상기 전자 기기에 포함되는 개개의 로직 회로의 소비 전력을 저감시키는 것이 검토되고 있다. 로직 회로는 예를 들어 스태틱 로직 회로, 다이내믹 로직 회로, 및 의사(pseudo) 로직 회로 등으로 분류할 수 있다. 다이내믹 로직 회로는, 데이터를 일시적으로 유지함으로써 동작하는 회로이기 때문에, 스태틱 로직 회로와 비교하여 트랜지스터의 누설 전류의 문제가 발생된다. 트랜지스터의 누설 전류가 크면, 다이내믹 로직 회로에서 유지되는 데이터가 파괴된다. 누설 전류는, 트랜지스터가 오프 상태일 때에 흘러나오는 오프 전류가 하나의 원인이 되어 생긴다. 예를 들어, 특허문헌 1 및 특허문헌 2에는, 산화물 반도체로 채널이 형성되는 트랜지스터가 제공됨으로써, 다이내믹 로직 회로의 누설 전류를 저감하는 것이 개시되어 있다. 도 1은 반도체 장치의 구성예를 나타낸 회로도이다. 도 2는 반도체 장치의 동작예를 나타낸 타이밍 차트이다. 도 3은 반도체 장치의 구성예를 나타낸 회로도이다. 도 4의 (A)는 용량 소자의 구성예를 나타낸 회로도이고, 도 4의 (B)는 반도체 장치의 구성예를 나타낸 회로도이다. 도 5는 반도체 장치의 구성예를 나타낸 회로도이다. 도 6은 반도체 장치의 구성예를 나타낸 단면 모식도이다. 도 7은 반도체 장치의 구성예를 나타낸 단면 모식도이다. 도 8의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면 모식도이다. 도 9는 반도체 장치의 구성예를 나타낸 단면 모식도이다. 도 10은 반도체 장치의 구성예를 나타낸 단면 모식도이다. 도 11의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다. 도 12의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다. 도 13의 (A)는 용량 소자의 구성예를 나타낸 상면도이고, 도 13의 (B) 및 (C)는 용량 소자의 구성예를 나타낸 단면 사시도이다. 도 14의 (A)는 용량 소자의 구성예를 나타낸 상면도이고, 도 14의 (B)는 용량 소자의 구성예를 나타낸 단면도이고, 도 14의 (C)는 용량 소자의 구성예를 나타낸 단면 사시도이다. 도 15는 촬상 장치의 구성예를 나타낸 단면 모식도이다. 도 16은 촬상 장치의 구성예를 나타낸 단면 모식도이다. 도 17의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이고, 도 17의 (B)는 Crystalline IGZO의 XRD 스펙트럼을 설명하는 도면이고, 도 17의 (C)는 Crystalline IGZO의 극미 전자선 회절 패턴을 설명하는 도면이다. 도 18의 (A)는 반도체 웨이퍼의 일례를 나타낸 사시도이고, 도 18의 (B)는 칩의 일례를 나타낸 사시도이고, 도 18의 (C) 및 (D)는 전자 부품의 일례를 나타낸 사시도이다. 도 19의 (A) 내지 (F)는 촬상 장치를 포함한 패키지, 모듈의 사시도이다. 도 20은 전자 기기의 일례를 나타낸 사시도이다. 본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 할 수 있다. 또한 OS FET 또는 OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 바꿔 말할 수 있다. 또한 본 명세서 등에서, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다. 또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다. 또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음) 중 적어도 하나의 내용에 대하여 적용, 조합, 또는 치환 등을 할 수 있다. 또한 실시형태에서 설명하는 내용이란, 각 실시형태(또는 실시예)에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다. 또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음) 중 적어도 하나의 도면과 조합함으로써 더 많은 도면을 구성할 수 있다. 본 명세서에 기재되는 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 사시도 등에서는, 도면의 명확성을 기하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다. 본 명세서 등에서 복수의 요소에 같은 부호를 사용하는 경우, 특히 이들을 구별할 필요가 있는 경우에는, 부호에 "_1", "[n]", "[m, n]" 등의 식별용 부호를 붙여서 기재하는 경우가 있다. 또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈에 기인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다. (실시형태 1) 본 실시형태에서는 본 발명의 일 형태의 반도체 장치인 레벨 시프터에 대하여 설명한다. 또한 본 명세서 등에서의 레벨 시프터는 입력된 전압 레벨을 다른 전압 레벨로 변환하는 전위 레벨 변환 회로로 한다. 이때, 다른 전압이란, 입력된 전압보다 낮아도 좋고 높아도 좋다. 또한 입력된 전압에 따라서는, 레벨 시프트를 수행하지 않고 입력 전압과 같은 전압을 출력하여도 좋다. 예를 들어, 본 명세서 등에서의 레벨 시프터는 입력된 고레벨 전위를 제 1 전위로 레벨 시프트시키고, 입력된 저레벨 전위를 제 2 전위로 레벨 시프트시키는 기능을 가져도 좋다. 또한 제 1 전위는 고레벨 전위보다 높은 전위, 고레벨 전위, 또는 고레벨 전위보다 낮은 전위로 하여도 좋고, 제 2 전위는 저레벨 전위보다 높은 전위, 저레벨 전위, 또는 저레벨 전위보다 낮은 전위로 하여도 좋다. 따라서, 예를 들어 본 명세서 등에서의 레벨 시프터는 입력된 고레벨 전위 및 저레벨 전위 중 한쪽을 고레벨 전위보다 높은 전위로 레벨 시프트시키고, 입력된 고레벨 전위 및 저레벨 전위 중 다른 쪽을 저레벨 전위보다 낮은 전위로 레벨 시프트시키는 기능을 가져도 좋다. 본 발명의 일 형태의 반도체 장치인 레벨 시프터는 다이내믹 로직 회로의 아키텍처를 사용한 회로이다. 다이내믹 로직 회로의 일례는, 데이터를 일시적으로 유지하거나, 전위를 프리차지하거나, 평가하는 등의 동작에 의하여 회로 구동이 수행되는 회로이다. 도 1은 상기 레벨 시프터의 구성예를 나타낸 것이다. 레벨 시프터(100)는 트랜지스터(Tr1)와, 트랜지스터(Tr2)와, 트랜지스터(Tr3)와, 트랜지스터(Tr4)와, 용량 소자(C1)와, 용량 소자(CL)를 가진다. 트랜지스터(Tr1) 내지 트랜지스터(Tr4)는 일례로서 OS 트랜지스터인 것이 바람직하다. 또한 트랜지스터(Tr1) 내지 트랜지스터(Tr4)의 채널 형성 영역은 인듐, 갈륨, 및 아연 중 적어도 하나를 포함하는 산화물인 것이 더 바람직하다. 또한 상기 산화물 대신에, 인듐, 원소 M(원소 M으로서는 예를 들어 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류 등을 들 수 있음), 및 아연 중 적어도 하나를 포함하는 산화물을 사용하여도 좋다. 특히, 트랜지스터(Tr1) 내지 트랜지스터(Tr4)는 실시형태 2에 기재하는 트랜지스터의 구조인 것이 더 바람직하다. 또는 트랜지스터(Tr1) 내지 트랜지스터(Tr4)는 일례로서