Search

KR-102960209-B1 - 등각 금속 디칼코게나이드

KR102960209B1KR 102960209 B1KR102960209 B1KR 102960209B1KR-102960209-B1

Abstract

전이 금속 디칼코게나이드 막들 및 기판 상에 전이 금속 디칼코게나이드 막들을 증착시키기 위한 방법들이 설명된다. 전이 금속 산화물 막들을 전이 금속 디칼코게나이드 막들로 변환하기 위한 방법들이 또한 설명된다. 기판은 전이 금속 산화물 막을 형성하기 위해 금속 전구체 및 산화제에 노출되고; 전이 금속 산화물 막은 전이 금속 디칼코게나이드 막을 형성하기 위해 칼코게나이드 전구체에 노출된다.

Inventors

  • 다스, 찬단
  • 싱하 로이, 수스밋
  • 부얀, 바스카르 죠티
  • 고쉬, 수프리야
  • 탕, 지콩
  • 수디조노, 존
  • 말릭, 아브히지트 바수
  • 샐리, 마크

Assignees

  • 어플라이드 머티어리얼스, 인코포레이티드

Dates

Publication Date
20260506
Application Date
20221223
Priority Date
20211227

Claims (20)

  1. 전이 금속 디칼코게나이드 막을 형성하는 방법으로서, 기판 표면을 금속 전구체, 퍼지 가스, H 2 O, O 2 , 또는 O 3 중 하나 이상을 포함하는 산화제 및 퍼지 가스에 순차적으로 노출시킴으로써 전이 금속 산화물 막을 상기 기판 표면 상에 증착시키는 단계; 및 상기 전이 금속 산화물 막을 전이 금속 디칼코게나이드 막으로 변환하는 단계를 포함하고, 상기 전이 금속 디칼코게나이드 막은 3D NAND 디바이스 내의 채널 물질이고, 상기 방법은 플라즈마의 사용 없이 수행되는 열 방법인, 방법.
  2. 제1항에 있어서, 상기 기판 표면은 장벽 층을 함유하지 않는, 방법.
  3. 제1항에 있어서, 상기 기판 표면은 350 ℃ 내지 450 ℃ 범위의 온도로 유지되는, 방법.
  4. 제1항에 있어서, 상기 기판 표면은 유전체 물질을 포함하는, 방법.
  5. 제1항에 있어서, 상기 기판 표면은 10:1 이상의 종횡비를 갖는 적어도 하나의 피쳐를 포함하는, 방법.
  6. 제1항에 있어서, 상기 전이 금속 산화물 막을 증착시키는 단계는 전이 금속 막 중간체를 형성하지 않고서 전이 금속 산화물 막을 바로 형성하는 단계를 포함하는, 방법.
  7. 삭제
  8. 제1항에 있어서, 상기 금속 전구체는 산소 또는 할로겐 원자들을 포함하지 않는, 방법.
  9. 제1항에 있어서, 상기 금속 전구체는 비스(t-부틸이미노) 비스(디메틸아미노) 텅스텐 또는 비스(t-부틸이미노) 비스(디메틸아미노) 몰리브데넘을 포함하는, 방법.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서, 상기 전이 금속 산화물 막을 변환하는 단계는 5 Torr 내지 20 Torr의 범위의 압력에서 수행되는, 방법.
  13. 제1항에 있어서, 상기 전이 금속 산화물 막을 상기 전이 금속 디칼코게나이드 막으로 변환하는 단계는 상기 전이 금속 산화물 막을 황(S), 셀레늄(Se) 또는 텔루륨(Te) 중 하나 이상을 포함하는 칼코게나이드 전구체에 노출시키는 단계를 포함하는, 방법.
  14. 제13항에 있어서, 상기 칼코게나이드 전구체는 H 2 S를 포함하는, 방법.
  15. 제1항에 있어서, 상기 전이 금속 산화물 막의 20 Å 내지 30 Å은 상기 전이 금속 산화물 막을 변환하기 전에 형성되는, 방법.
  16. 제1항에 있어서, 상기 전이 금속 산화물 막의 단층만이, 상기 전이 금속 산화물 막을 변환하기 전에 형성되는, 방법.
  17. 제16항에 있어서, 20 Å 내지 30 Å 범위의 두께의 전이 금속 디칼코게나이드 막을 형성하기 위해 상기 방법이 반복되는, 방법.
  18. 제1항에 있어서, 상기 전이 금속 디칼코게나이드 막은 산소가 없는, 방법.
  19. 제1항에 있어서, 상기 기판 표면은 적어도 하나의 피쳐를 포함하고, 상기 전이 금속 디칼코게나이드 막은 상기 적어도 하나의 피쳐에 걸쳐 등각인, 방법.
  20. 적어도 하나의 피쳐를 포함하는 기판 표면 상에 전이 금속 디칼코게나이드 막을 형성하는 방법으로서, 전이 금속 산화물 막을 바로 증착시키기 위해 상기 기판 표면을 금속 전구체, 퍼지 가스, 산화제 및 퍼지 가스에 순차적으로 노출시키는 단계 - 상기 금속 전구체는 비스(t-부틸이미노) 비스(디메틸아미노) 텅스텐 또는 비스(t-부틸이미노) 비스(디메틸아미노) 몰리브데넘을 포함하고, 상기 전이 금속 산화물 막은 상기 적어도 하나의 피쳐에 걸쳐 등각임 -; 상기 전이 금속 산화물 막을 상기 전이 금속 디칼코게나이드 막으로 변환하기 위해 상기 전이 금속 산화물 막을 칼코게나이드 전구체에 노출시키는 단계 - 상기 칼코게나이드 전구체는 H 2 S를 포함하고, 상기 전이 금속 산화물 막을 변환하는 것은 1 Torr 압력에서 수행되고, 상기 전이 금속 디칼코게나이드 막은 3D NAND 디바이스 내의 채널 물질이고, 20 Å 내지 30 Å 범위의 두께를 가짐 - 를 포함하고, 상기 기판 표면은 350 ℃ 내지 450 ℃ 범위의 온도로 유지되고, 상기 방법은 플라즈마의 사용 없이 수행되는 열 방법인, 방법.

Description

등각 금속 디칼코게나이드 본 개시내용의 실시예들은 일반적으로, 전이 금속 디칼코게나이드(TMDC)를 형성하는 방법들에 관한 것이다. 특히, 본 개시내용의 실시예들은 메모리 및 로직 응용들을 위한 TMDC 막들을 형성하는 방법들에 관한 것이다. 반도체 처리 산업은 더 큰 표면적들을 갖는 기판들 상에 증착되는 층들의 균일성을 증가시키면서 더 큰 생산 수율들을 얻기 위해 계속 노력한다. 새로운 물질들과 조합된 이러한 동일한 인자들은 또한, 기판의 단위 면적당 회로들의 더 높은 집적을 제공한다. 회로 집적이 증가함에 따라, 층 두께에 관한 더 큰 균일성 및 프로세스 제어의 필요성이 증가한다. 그 결과, 층의 특징들에 대한 제어를 유지하면서, 비용 효과적인 방식으로 기판들 상에 층들을 증착시키기 위한 다양한 기술들이 개발되었다. 화학 기상 증착(CVD)은 기판 상에 층들을 증착시키기 위해 채용되는 가장 일반적인 증착 프로세스들 중 하나이다. CVD는 균일한 두께의 원하는 층을 생성하기 위해 처리 챔버 내로 도입되는 전구체들 및 기판 온도의 정밀한 제어를 요구하는 플럭스 의존적 증착 기법이다. 이러한 요구사항들은 기판 크기가 증가함에 따라 더 중요해지고, 적절한 균일성을 유지하기 위해 가스 유동 기법 및 챔버 설계에서의 더 높은 복잡도에 대한 필요성을 생성한다. 우수한 스텝 커버리지를 보여주는 CVD의 변형은 주기적 증착 또는 원자 층 증착(ALD)이다. 주기적 증착은 원자 층 에피택시(ALE)에 기초하고, 순차적 주기들로 기판 표면 상에 전구체 분자들을 전달하기 위한 화학흡착 기법들을 채용한다. 주기(cycle)는 기판 표면을 제1 전구체, 퍼지 가스, 제2 전구체 및 퍼지 가스에 노출시킨다. 제1 및 제2 전구체들이 반응하여 기판 표면 상에 막으로서 생성물 화합물을 형성한다. 주기는 층을 원하는 두께까지 형성하기 위해 반복된다. 진보된 마이크로전자 디바이스들의 진보된 복잡도는 현재 사용되는 증착 기법들에 엄격한 요구들을 하고 있다. 불행하게도, 막 성장이 발생하기에 적합한, 강건한 열 안정성, 높은 반응성, 및 증기압의 필수 특성들을 갖는 이용가능한 실행가능한 화학 전구체들의 개수가 제한된다. 전이 금속 디칼코게나이드들(TMDC)은 막들의 상호접속부 다운스케일링과 연관된 금속 이동의 문제를 완화시키기 위한 훌륭한 후보들인 것으로 알려져 있다. 더욱이, TMDC는 3D NAND 디바이스들에서의 현재의 프로세스들과 비교하여 더 양호한 전도율 및 캐리어 이동도를 보유한다. 최근의 TMDC 방법들은 디바이스 열 예산들과 양립가능하지 않을 수 있는 고온 프로세스들을 요구한다. 그러므로, 온도 민감성 구조들에서의 디바이스 집적에 적합한 저온 열 프로세스들에 의해 성장될 수 있는 등각 TMDC가 필요하다. 본 개시내용의 하나 이상의 실시예는 전이 금속 디칼코게나이드 막을 형성하는 방법에 관한 것이다. 방법은, 기판 표면 상에 전이 금속 산화물 막을 증착시키는 단계; 및 전이 금속 산화물 막을 전이 금속 디칼코게나이드 막으로 변환하는 단계를 포함한다. 본 개시내용의 추가적인 실시예들은, 적어도 하나의 피쳐를 포함하는 기판 표면 상에 전이 금속 디칼코게나이드 막을 형성하는 방법에 관한 것이다. 방법은 전이 금속 산화물 막을 바로 증착시키기 위해 기판 표면을 금속 전구체 및 산화제에 순차적으로 노출시키는 단계를 포함한다. 금속 전구체는 비스(t-부틸이미노) 비스(디메틸아미노) 텅스텐 또는 비스(t-부틸이미노) 비스(디메틸아미노) 몰리브데넘을 포함한다. 전이 금속 산화물 막은 적어도 하나의 피쳐에 걸쳐 실질적으로 등각이다. 전이 금속 산화물 막은 전이 금속 산화물 막을 전이 금속 디칼코게나이드 막으로 변환하기 위해 칼코게나이드 전구체에 노출된다. 칼코게나이드 전구체는 H2S를 포함하고, 전이 금속 디칼코게나이드 막은 20 Å 내지 30 Å 범위의 두께를 갖는다. 기판 표면은 약 350 ℃ 내지 약 450 ℃ 범위의 온도로 유지된다. 위에서 언급된 본 개시내용의 특징들이 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하고 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다. 도 1은 본 개시내용의 하나 이상의 실시예에 따른 기판의 단면도를 예시하고; 도 2는 본 개시내용의 하나 이상의 실시예에 따른 기판의 단면도를 예시하고; 도 3은 본 개시내용의 하나 이상의 실시예에 따른 방법의 프로세스 흐름도를 예시한다. 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용은 이하의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것을 이해해야 한다. 본 개시내용은 다른 실시예들이 가능하고, 다양한 방식들로 실시되거나 수행될 수 있다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판"이라는 용어는, 프로세스가 작용하는, 표면 또는 표면의 일부를 지칭한다. 또한, 관련 기술분야의 통상의 기술자는, 문맥이 달리 명확히 나타내지 않는 한, 기판에 대한 언급이 또한, 기판의 일부만을 지칭할 수 있다는 것을 이해할 것이다. 추가적으로, 기판 상에 증착시키는 것에 대한 언급은, 하나 이상의 막 또는 피쳐가 기판 상에 증착되거나 형성된 기판 및 베어(bare) 기판 양쪽 모두를 의미할 수 있다. 본원에서 사용되는 바와 같이, "산소가 실질적으로 없는"이라는 용어는, 전이 금속 디칼코게나이드 막에, 원자 기준으로, 약 4% 이하, 약 3% 이하, 약 2% 이하, 약 1% 이하, 및 약 0.5% 이하를 포함하여, 약 5% 이하의 산소가 존재한다는 것을 의미한다. "기판"은, 응용에 따라, 물질들, 예컨대, 규소, 산화규소, 응력가해진 규소, 절연체상 규소(SOI), 탄소 도핑된 산화규소들, 비정질 규소, 도핑된 규소, 게르마늄, 비화갈륨, 유리, 사파이어, 및 임의의 다른 물질들, 예컨대, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 물질들을 포함할 수 있다. 기판들은, 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 식각, 환원, 산화, 히드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면에 대한 직접적인 막 처리에 추가하여, 개시된 막 처리 단계들 중 임의의 단계는 또한, 아래에 더 상세히 개시되는 바와 같이 기판 상에 형성되는 하부 층에 대해 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 나타내는 바와 같이 그러한 하부 층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 본원에서 사용되는 바와 같이, "기판 표면"은 층이 상부에 형성될 수 있는 임의의 기판 표면을 지칭한다. 기판 표면은 기판 표면에 형성된 하나 이상의 피쳐, 기판 표면 상에 형성된 하나 이상의 층, 및 이들의 조합들을 가질 수 있다. 기판(또는 기판 표면)은 개시된 방법들 이전에, 예를 들어, 연마, 식각, 환원, 산화, 할로겐화, 히드록실화, 어닐링, 베이킹 등에 의해 전처리될 수 있다. 기판은 기판 상에 증착된 물질을 가질 수 있는 임의의 기판, 예컨대, 규소 기판, III-V 화합물 기판, 규소 게르마늄(SiGe) 기판, epi-기판, 절연체상 규소(SOI) 기판, 디스플레이 기판, 예컨대, 액정 디스플레이(LCD), 플라즈마 디스플레이, 전계발광(EL) 램프 디스플레이, 태양광 어레이, 태양 전지판, 발광 다이오드(LED) 기판, 반도체 웨이퍼 등일 수 있다. 일부 실시예들에서, 하나 이상의 추가적인 층이, 전이 금속 디칼코게나이드 층이 적어도 부분적으로 상부에 형성될 수 있도록 기판 상에 배치될 수 있다. 예를 들어, 일부 실시예들에서, 금속, 질화물, 산화물 등, 또는 이들의 조합들을 포함하는 층이 기판 상에 배치될 수 있고, 그러한 층 또는 층들 상에 형성되는 전이 금속 디칼코게나이드 층을 가질 수 있다. 하나 이상의 실시예에 따르면, 막 또는 막의 층에 대한 "상"이라는 용어는, 막 또는 층이 표면, 예를 들어, 기판 표면 바로 상에 있는 것뿐만 아니라, 막 또는 층과 표면, 예를 들어, 기판 표면 사이에 하나 이상의 하부 층이 존재하는 것을 포함한다. 따라서, 하나 이상의 실시예에서, "기판 표면 상에"라는 문구는 하나 이상의 하부 층을 포함하는 것이 의도된다. 다른 실시예들에서, "바로 상에"라는 문구는 개재 층들 없이 표면, 예를 들어, 기판 표면과 접촉하는 층 또는 막을 지칭한다. 따라서, "기판 표면 바로 상의 층"이라는 문구는 기판 표면과 직접 접촉하고 그 사이에 층들이 없는 층을 지칭한다. 하나 이상의 실시예에 따르면, 개시된 방법은 원자 층 증착(ALD) 프로세스를 활용한다. 그러한 실시예들에서, 기판 표면은 전구체들(또는 반응성 가스들)에 순차적으로 노출된다. 본 명세서 전반에 걸쳐 본원에서 사용되는 바와 같이, "순차적으로"는 전구체 노출의 지속기간이, 기체상 반응을 생성하도록 의도된 방식으로 공-시약에 대한 노출과 의도적으로 중첩되지 않는다는 것을 의미한다. 일부 중첩이 발생할 수 있지만, 이러한 중첩은 의도치 않은 것으로 이해된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전구체", "반응물", "반응성 가스" 등의 용어들은 기판 표면과 반응할 수 있는 임의의 가스 종들을 지칭하는 데에 상호 교환가능하게 사용된다. 본원에서 사용되는 바와 같은 "원자 층 증착" 또는 "주기적 증착"은 기판 표면 상에 물질의 층을 증착시키기 위한, 2개 이상의 반응성 화합물들의 순차적인 노출을 지칭한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 화합물", "반응성 가스", "반응성 종들", "전구체", "프로세스 가스" 등의 용어들은 표면 반응(예를 들어