Search

KR-102960269-B1 - 강유전성 박막의 형성 방법, 이를 구비하는 반도체 장치

KR102960269B1KR 102960269 B1KR102960269 B1KR 102960269B1KR-102960269-B1

Abstract

반도체 장치(100)는, Si 기판(110) 및 강유전성 박막(120)을 구비한다. 강유전성 박막(120)은, Si 기판(110) 상에 형성된다. 강유전성 박막(120)은, 능면체정계의 결정 구조를 갖는 HfN x (1＜x)를 포함한다.

Inventors

  • 오미 šœ-이치로

Assignees

  • 고쿠리츠다이가쿠호진 도쿄가가쿠 다이가쿠

Dates

Publication Date
20260506
Application Date
20220218
Priority Date
20210311

Claims (11)

  1. Si 기판과, 상기 Si 기판 상에 형성되고, 능면체정계의 결정 구조를 갖는 HfN x (1＜x)를 포함하는 강유전성 박막을 구비하고, 상기 강유전성 박막은, P-V(분극-전압) 특성이 히스테리시스를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 1.1≤x≤1.3인 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 1.15≤x≤1.2인 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 Si 기판 상이고, 반도체 디바이스가 형성되는 액티브 영역의 외측에 형성되는 SiO 2 층을 더 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제1항 또는 제2항에 있어서, 상기 강유전성 박막 상에 형성되는, HfN y (y＜1)를 포함하는 컨택트층과, 상기 컨택트층 상에 형성되는 금속 전극을 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제1항 또는 제2항에 있어서, 상기 강유전성 박막의 두께는 3nm~20nm인 것을 특징으로 하는 반도체 장치.
  7. P-V(분극-전압) 특성이 히스테리시스를 갖는 강유전성 박막의 형성 방법이고, Si 기판 상에, N 2 및 Ar을 포함하는 가스 분위기 중에서 Hf를 ECR(Electron Cyclotron Resonance) 스퍼터링법에 의해 퇴적하여, HfN x (1＜x)층을 형성하는 스텝과, 상기 형성하는 스텝 후에 열처리하여, 상기 HfN x 층을 능면체정계로 결정화하는 스텝을 포함하는 것을 특징으로 하는 형성 방법.
  8. 강유전체 게이트 트랜지스터를 구비하고, 상기 강유전체 게이트 트랜지스터는, Si 기판과, 상기 Si 기판 상의 게이트 영역에 형성되고, 능면체정계의 결정 구조를 갖는 HfN x (1＜x)를 포함하는 강유전성 박막과, 상기 Si 기판의 상기 게이트 영역과 인접하는 드레인 영역 및 소스 영역에 형성되는 n + 층을 구비하고, 상기 강유전성 박막은, P-V(분극-전압) 특성이 히스테리시스를 갖는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 1.1≤x≤1.3인 것을 특징으로 하는 반도체 장치.
  10. 제8항 또는 제9항에 있어서, 1.15≤x≤1.2인 것을 특징으로 하는 반도체 장치.
  11. 제8항 또는 제9항에 있어서, 상기 Si 기판 상이고, 상기 게이트 영역, 상기 소스 영역, 상기 드레인 영역을 포함하는 액티브 영역의 외측에 형성되는 SiO 2 층을 더 구비하는 것을 특징으로 하는 반도체 장치.

Description

강유전성 박막의 형성 방법, 이를 구비하는 반도체 장치 본 발명은, 강유전성 박막에 관한 것이다. 근래, 포터블 정보 통신 기기의 고성능화·저소비 전력화에 따라, 집적회로에 사용되는 반도체 메모리로서 플래시 메모리로 대표되는 비휘발성 메모리의, 대용량화, 고속화, 저소비 전력화가 중요한 과제로 되어 있다. 강유전체성 산화하프늄(Fe-HfO2)은 준안정상인 사방정의 결정이고, 10nm급의 극 박막에 있어서도 강유전성이 얻어지기 때문에, 강유전성 HfO2를 사용한 강유전체 게이트 트랜지스터(MFSFET: Metal-Ferroelectric-Semiconductor Field-Effect Transistor)의 미세화 및 고집적화에 관한 연구가 진행되고 있다(비특허문헌 1). MFSFET를 아날로그 메모리로서 사용하여, 인간의 뇌의 동작을 모방한 집적회로에 관한 연구가 활발해지고 있다(비특허문헌 2). 아날로그 메모리 응용에는, 고정밀 문턱 전압(Vth) 제어가 중요해진다. 현재 상태에서는, 대부분의 보고 예에 있어서, Zr(지르코늄)이나 Si(실리콘) 등을 HfO2 속에 도핑하여, 강유전성 HfO2를 형성하고 있기 때문에, 불순물의 분포에 따른 문턱 전압의 편차가 과제로 되어 있다. 본 발명자는, 강유전성을 나타내는 막 두께 10nm의 미도핑 HfO2를 Si 기판 상에 형성하고, 전원 전압 2.5V에서의 MFSFET의 동작을 실현하고 있다(비특허문헌 3). 도 1은, 실시형태에 따른 반도체 장치의 기본 구조를 나타내는 단면도이다. 도 2는, HfNx의 결정 구조를 나타내는 도면이다. 도 3은, 일 실시예에 따른 반도체 장치의 단면도이다. 도 4는, 일 실시예에 따른 반도체 장치의 단면도이다. 도 5의 (a)~(f)는, 도 4의 반도체 장치의 제조 방법을 설명하는 도면이다. 도 6은, HfNx의 퇴적 중에 있어서의 가스 유량비와, Hf와 N의 조성비의 관계를 나타내는 도면이다. 도 7은, 제작한 샘플의 X선 회절법(XRD)의 측정 결과를 나타내는 도면이다. 도 8은, MFS 다이오드 샘플의 P-V(분극-전압) 특성을 나타내는 도면이다. 도 9는, MFS 다이오드 샘플의 C-V(용량-전압) 특성을 나타내는 도면이다. 도 10의 (a), (b)는, MFS 다이오드 샘플의 피로 특성의 측정 결과를 나타내는 도면이다. 도 11은, 일 실시예에 따른 반도체 장치의 단면도이다. 도 12는, 일 실시예에 따른 반도체 장치의 단면도이다. (실시형태의 개요) 본 개시의 몇몇 예시적인 실시형태의 개요를 설명한다. 이 개요는, 후술하는 상세한 설명의 서론으로서, 실시형태의 기본적인 이해를 목적으로 하여, 하나 또는 복수의 실시형태의 여러 개념을 간략화하여 설명하는 것이고, 발명 혹은 개시의 범위를 한정하는 것은 아니다. 또한 이 개요는, 생각되는 모든 실시형태의 포괄적인 개요가 아니라, 실시형태의 빠져서는 안 되는 구성 요소를 한정하는 것은 아니다. 편의상, "일 실시형태"는, 본 명세서에 개시하는 하나의 실시형태(실시예나 변형예) 또는 복수의 실시형태(실시예나 변형예)를 가리키는 것으로서 사용하는 경우가 있다. 이 개요는, 생각되는 모든 실시형태의 광범한 개요가 아니라, 모든 실시형태의 중요한 요소 또는 중요한 요소를 특정하는 것도, 일부 또는 모든 태양의 범위를 선 긋기하는 것도 의도하고 있지 않다. 그 유일한 목적은, 나중에 제시하는 더욱 상세한 설명의 서론으로서, 하나 또는 복수의 실시형태의 여러 개념을 간략화한 형태로 제시하는 것이다. 종래부터, HfN(질화하프늄)에 대해서는, 그 High-k 절연체로서의 특성에 착목하여 연구가 되고 있었지만, 주로 비정질(amorphous)을 대상으로 한 것이었다(비특허문헌 4). 또한 비특허문헌 5에는, HfNx가, Hf와 N의 조성비(x)에 따라 다른 결정 구조를 갖는 것이 보고되어 있다. 구체적으로는, HfN1.165일 때에, 능면체정계의 결정 구조를 갖는 것이 보고되어 있다. 하지만 HfN이 강유전성을 나타내는 것이 보고된 예는 없었다. 본 발명자는, HfNx의 능면체정계의 비대칭 구조에 착목하여, 이 비대칭 구조에 의해, 강유전성을 갖는 NfNx 박막을 실현할 수 있지 않을까 하는 착상을 얻었다. 일 실시형태에 따른 반도체 장치는, Si 기판과, Si 기판 상에 형성되고, 능면체정계의 결정 구조를 갖는 HfNx(1＜x)를 포함하는 강유전성 박막을 구비한다. 이 구성에 의하면, HfNx의 N의 비율 x를 1보다 크게 하는 것에 의해, HfNx의 결정 구조에 비대칭성을 도입할 수 있고, 이에 의해 강유전성을 실현할 수 있다. 이 반도체 장치의 제조 공정에서는, HfO2를 형성할 때와 같은 O(산소)가 불필요하며, 그 대신 N이 사용되기 때문에, 강유전성 박막과 Si 기판의 계면에 SiO2층이 형성되지 않는다. 또한 Si의 질화 비율은, 산화 비율에 비해 작고, 또한 반응에 필요로 하는 에너지도 N이 O보다 크기 때문에, 반도체 장치를 열처리해도, HfNx와 Si의 계면에는 저유전율의 SiN층이 형성되기 어렵기 때문에, 양질의 강유전성 박막을 얻을 수 있다. 여기서, x가 1에 가까워지면 금속성의 결정 구조가 되기 쉽고, x가 1.33에 가까워지면 절연성의 안정상인 결정 구조가 되기 쉽다. 여기서 일 실시형태에 있어서, 1.1≤x≤1.3어도 좋다. 더욱 바람직하게는 1.15≤x≤1.2여도 좋다. 일 실시형태에 있어서, 반도체 장치는, Si 기판 상이고, 반도체 디바이스가 형성되는 액티브 영역의 외측에 형성되는 SiO2층을 더 구비해도 좋다. SiO2층에 의해, 디바이스의 측면으로부터의 리크를 억제할 수 있고, 디바이스의 특성을 개선할 수 있다. 일 실시형태에 있어서, 반도체 장치는, 강유전성 박막 상에 형성되는, HfNy(y＜1)를 포함하는 컨택트층과, 컨택트층 상에 형성되는 금속 전극을 구비해도 좋다. 여기서, y가 0에 가까워지면 산화되기 쉽고, y가 1에 가까워지면 저항이 증가하기 때문에, 0.3≤y≤0.8로 하는 것이 바람직하다. 일 실시형태에 있어서, 강유전성 박막의 두께는 3nm~20nm여도 좋다. 일 실시형태에 따른 강유전성 박막의 형성 방법이고, Si 기판 상에, N2 및 Ar을 포함하는 가스 분위기 중에서 Hf를 ECR 스퍼터링법에 의해 퇴적하여, HfNx(1＜x)층을 형성하는 스텝과, 형성하는 스텝 후에 열처리하여, HfNx층을 능면체정계로 결정화하는 스텝을 포함한다. 일 실시형태에 따른 반도체 장치는, 트랜지스터를 구비한다. 트랜지스터는, Si 기판과, Si 기판 상의 게이트 영역에 형성되고, 능면체정계의 결정 구조를 갖는 HfNx(1＜x)를 포함하는 강유전성 박막과, Si 기판의 게이트 영역과 인접하는 드레인 영역 및 소스 영역에 형성되는 n+층을 구비한다. 이 구성에 의하면, HfNx의 N의 비율을 1보다 크게 하는 것에 의해, HfNx의 결정 구조에 비대칭성을 도입할 수 있고, 이에 의해 강유전성을 실현할 수 있다. 이 HfNx의 절연층을, 게이트 절연막으로 이용하는 것에 의해, Si 기판과의 계면에 저유전율인 층이 형성되지 않기 때문에, 고성능의 강유전체 게이트 트랜지스터(MFSFET: Metal-Ferroelectric-Semiconductor Field-Effect Transistor)를 실현할 수 있다. 이 MFSFET를 메모리의 기억 소자로서 사용하는 경우, HfO2 강유전성 박막을 게이트 절연막으로 하는 MFSFET에 비해, 감분극전계의 영향이 저감되기 때문에, 메모리 특성을 개선할 수 있다. 일 실시형태에 있어서, 1.1≤x≤1.3어도 좋다. 더욱 바람직하게는 1.15≤x≤1.2여도 좋다. 일 실시형태에 있어서, 반도체 장치는, Si 기판 상이고, 게이트 영역, 소스 영역, 드레인 영역을 포함하는 액티브 영역의 외측에 형성되는 SiO2층을 더 구비해도 좋다. 이에 의해 디바이스의 측면으로부터의 리크를 억제하고, 성능을 높일 수 있다. (실시형태) 이하, 본 개시를, 바람직한 실시형태를 바탕으로 도면을 참조하면서 설명한다. 각 도면에 도시되는 동일 또는 동등의 구성 요소, 부재, 처리에는, 동일한 부호를 부여하고, 적절히 중복된 설명은 생략한다. 또한, 실시형태는, 발명을 한정하는 것이 아닌 예시이고, 실시형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다. 본 명세서에 있어서, "부재 A가, 부재 B에 접속된 상태"란, 부재 A와 부재 B가 물리적으로 직접적으로 접속되는 경우나, 부재 A와 부재 B가, 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는 혹은 그들의 결합에 의해 발휘되는 기능이나 효과를 손상하지 않는, 기타 부재를 통해 간접적으로 접속되는 경우도 포함한다. 마찬가지로, "부재 C가, 부재 A와 부재 B 사이에 마련된 상태"란, 부재 A와 부재 C 혹은 부재 B과 부재 C가 직접적으로 접속되는 경우 외에, 그들의 전기적인 접속 상태에 실질적인 영향을 미치지 않는 혹은 그들의 결합에 의해 발휘되는 기능이나 효과를 손상하지 않는, 기타 부재를 통해 간접적으로 접속되는 경우도 포함한다. 또한, 각 도면에 있어서의 부재의 치수는, 이해를 용이하게 하기 위해 적절히 확대, 축소하여 도시된다. 도 1은, 실시형태에 따른 반도체 장치(100)의 기본 구조를 나타내는 단면도이다. 반도체 장치(100A)는, Si 기판(110) 및 강유전성 박막(120)을 구비한다. 예를 들면 Si 기판(110)은, p+-Si(100) 기판 혹은 p-Si(100) 기판을 사용할 수 있다. 강유전성 박막(120)은, Si 기판(110) 상에 형성되고, HfNx(1＜x)를 포함한다. 조성비(x)는, 1.1≤x≤1.3, 바람직하게는 1.15≤x≤1.2의 범위이다. 강유전성 박막(120)의 두께는 3nm~20nm, 예를 들면 10nm로 할 수 있다. 도 2는, HfNx의 결정 구조를 나타내는 도면이다. x=1일 때 HfNx는 입방정계 구조를 갖지만, 조성비(x)를 크게 함에 따라 경사진 결정 구조를 갖게 되어, 드디어 능면체정계의 결정 구조를 갖는다. 한편, 강유전성 박막(120)의 결정 구조는, 조성비(x)만으로 정해지는 게 아니라, 열처리의 조건과의 조합으로 정해진다. 본 실시형