KR-102960475-B1 - An offset automatic removal amplifier

Abstract

본 발명은 입력신호에 대하여 제로잉 페이즈(Zeroing Phase)와 증폭 페이즈(Amplifying Phase)를 번갈아 가면서 수행하고, 핑 스테이지와 퐁 스테이지의 결과를 결합하여 오프셋이 제거된 연속신호를 생성할 수 있도록 하는 오프셋 자동제거 증폭기를 제안한다. 상기 오프셋 자동제거 증폭기 차동 입력을 증폭하여 차동출력신호를 생성하는 제1 트랜스컨덕턴스 증폭기, 주기와 크기가 동일하고 위상이 서로 다른 2개의 클럭신호에 응답하여 상기 2개의 차동 입력의 오프셋을 제거하면서 증폭하여 차동출력신호를 출력하는 핑퐁스테이지, 상기 핑퐁스테이지로부터 출력되는 차동출력신호에 포함된 잡음을 제거하는 잡음제거기, 상기 잡음제거기로부터 출력되는 차동출력신호를 증폭하여 차동출력신호를 생성하는 제4 트랜스컨덕턴스 증폭기 및 상기 제1 트랜스컨덕턴스 증폭기로부터 출력되는 차동출력신호와 상기 제4 트랜스컨덕턴스 증폭기로부터 출력되는 차동출력신호를 병합하여 증폭하여 출력증폭신호를 생성하는 출력 증폭기를 포함한다.

Inventors

• 고형호
• 김윤기
• 문영진
• 유동근
• 강상균

Assignees

• 어보브반도체 주식회사
• 충남대학교산학협력단

Dates

Publication Date

20260506

Application Date

20241119

Claims (9)

1. 차동 입력을 증폭하여 차동출력신호를 생성하는 제1 트랜스컨덕턴스 증폭기; 주기와 크기가 동일하고 위상이 서로 다른 2개의 클럭신호에 응답하여 상기 2개의 차동 입력의 오프셋을 제거하면서 증폭하여 차동출력신호를 출력하는 핑퐁스테이지; 상기 핑퐁스테이지로부터 출력되는 차동출력신호에 포함된 잡음을 제거하는 잡음제거기; 상기 잡음제거기로부터 출력되는 차동출력신호를 증폭하여 차동출력신호를 생성하는 제4 트랜스컨덕턴스 증폭기; 및 상기 제1 트랜스컨덕턴스 증폭기로부터 출력되는 차동출력신호와 상기 제4 트랜스컨덕턴스 증폭기로부터 출력되는 차동출력신호를 병합하여 증폭하여 출력증폭신호를 생성하는 출력 증폭기;를 포함하며, 상기 2개의 클럭신호는, 활성화되는 구간이 서로 중첩되지 않는 제1 클럭신호 및 제2 클럭신호를 포함하고, 상기 핑퐁스테이지는, 상기 2개의 클럭신호인 제1 클럭신호와 제2 클럭신호에 응답하여 상기 차동 입력을 증폭하여 차동출력신호를 출력하는 핑 스테이지; 상기 핑 스테이지에서 증폭되어 출력하는 차동출력신호를 전압으로 변환하는 저항; 상기 제2 클럭신호에 응답하여 상기 저항의 양 단자 전압을 상기 핑 스테이지의 차동 출력단으로 피드백하는 퐁 스테이지; 및 상기 제1 클럭신호에 응답하여 상기 저항의 양단자에 강하되는 전압을 스위칭하여 차동출력신호를 생성하는 복수의 스위치를 포함하는 출력 스위치 스테이지;를 포함하는 오프셋 자동제거 증폭기.
2. 제1항에 있어서, 상기 잡음은, 상기 핑퐁스테이지에서 생성되는 스위칭 잡음 및 고주파 잡음을 포함하는 오프셋 자동제거 증폭기.
3. 삭제
4. 삭제
5. 제1항에 있어서, 상기 출력 스위치 스테이지는, 상기 제1 클럭신호에 응답하여 상기 저항의 일 단자를 스위칭하는 제1 스위치; 및 상기 제1 클럭신호에 응답하여 상기 저항의 다른 일 단자를 스위칭하는 제2 스위치;를 포함하며, 상기 차동출력신호의 전압준위는 턴 온 된 상기 제1 스위치 및 상기 제2 스위치 사이의 전압차가 되는 오프셋 자동제거 증폭기.
6. 제1항에 있어서, 상기 핑 스테이지는, 제2-1 트랜스컨덕턴스 증폭기; 상기 제1 클럭신호에 응답하여 상기 차동 입력 중 양의 입력전압을 상기 제2-1 트랜스컨덕턴스 증폭기의 양의 입력단자로 스위칭하는 제3 스위치; 상기 제2 클럭신호에 응답하여 상기 양의 입력전압을 상기 제2-1 트랜스컨덕턴스 증폭기의 양의 입력단자로 스위칭하는 제4 스위치; 상기 제1 클럭신호에 응답하여 상기 차동 입력 중 음의 입력전압을 상기 제2-1 트랜스컨덕턴스 증폭기의 음의 입력단자로 스위칭하는 제5 스위치; 및 상기 제2 클럭신호에 응답하여 상기 제2-1 트랜스컨덕턴스 증폭기의 양의 입력단자와 음의 입력단자를 스위칭하는 제6 스위치;를 포함하는 오프셋 자동제거 증폭기.
7. 제1항에 있어서, 상기 핑 스테이지는, 양의 입력단자에 상기 차동 입력 중 양의 입력전압이 인가되는 제2-1 트랜스컨덕턴스 증폭기; 상기 제1클럭신호에 응답하여 상기 차동 입력 중 음의 입력전압을 상기 제2-1 트랜스컨덕턴스 증폭기의 음의 입력단자로 스위칭하는 제3 스위치; 및 상기 제2 클럭신호에 응답하여 상기 제2-1 트랜스컨덕턴스 증폭기의 2개의 입력단자를 스위칭하는 제4 스위치;를 포함하는 오프셋 자동제거 증폭기.
8. 제1항에 있어서, 상기 퐁 스테이지는, 양의 출력단자는 상기 저항의 일 단자에 연결되고, 음의 출력단자는 상기 저항의 다른 일 단자에 연결되는 제2-2 트랜스컨덕턴스 증폭기; 상기 제2-2 트랜스컨덕턴스 증폭기의 양 단자를 연결하는 제1 커패시터; 상기 제2 클럭신호에 응답하여 상기 저항의 일 단자를 상기 제2-2 트랜스컨덕턴스 증폭기의 양의 입력단자로 스위칭하는 제7 스위치; 및 상기 제2 클럭신호에 응답하여 상기 저항의 다른 일 단자를 상기 제2-2 트랜스컨덕턴스 증폭기의 음의 입력단자로 스위칭하는 제8 스위치;를 포함하는 오프셋 자동제거 증폭기.
9. 제1항에 있어서, 상기 잡음제거기는, 양의 입력단자 및 음의 입력단자는 각각 상기 핑퐁스테이지로부터 출력되는 차동출력신호가 인가되고, 양의 출력단자 및 음의 출력단자는 각각 상기 제4 트랜스컨덕턴스 증폭기의 음의 입력단자 및 양의 입력단자에 각각 연결되는 제3 트랜스컨덕턴스 증폭기; 일 단자는 제1 전압원과 연결되고 다른 일 단자는 상기 제3 트랜스컨덕턴스 증폭기의 양의 입력단자에 연결되는 제1 커패시터; 상기 제3 트랜스컨덕턴스 증폭기의 음의 출력단자를 양의 입력단자로 피드백하는 제2 커패시터; 일 단자는 상기 출력증폭신호(V o )가 인가되고 다른 일 단자는 상기 제3 트랜스컨덕턴스 증폭기의 음의 입력단자에 연결되는 제3 커패시터; 및 상기 제3 트랜스컨덕턴스 증폭기의 양의 출력단자를 음의 입력단자로 피드백하는 제4 커패시터;를 포함하는 오프셋 자동제거 증폭기.

Description

오프셋 자동제거 증폭기 {An offset automatic removal amplifier} 본 발명은 오프셋 자동제거 증폭기에 관한 것으로, 특히, 입력신호에 대하여 제로잉 페이즈(Zeroing Phase)와 증폭 페이즈(Amplifying Phase)를 번갈아 가면서 수행하고, 핑 스테이지와 퐁 스테이지의 결과를 결합하여 오프셋이 제거된 연속신호를 생성할 수 있도록 하는 오프셋 자동제거 증폭기에 관한 것이다. 증폭기(Amplifier)는 회로의 비대칭이나 제조 공정 등 다양한 이유로 오프셋(Offset)이 존재하는데, 센서나 고 정밀 증폭기는 오토 제로(Auto Zero) 기법을 사용하여 오프셋을 제거하도록 한다. 일반적인 오토 제로 증폭기(Auto Zero Amplifier)는, 증폭기 회로의 입력단(input stage) 또는 출력단(output stage)에 설치한 커패시터(capacitor)를 이용하여 증폭 회로 자체에서 발생하는 오프셋을 저장하는 저장단계와 입력 신호와 오프셋을 모두 증폭하는 증폭단계를 순차적으로 수행하며, 증폭단계를 거친 신호에서 저장단계에서의 오프셋을 제거함으로써 최종적으로는 오프셋이 제거된 증폭신호 만을 얻도록 한다. 도 1은 종래의 오토제로 기술의 예를 나타낸다. 도 1a는 출력 오프셋 저장형 오토제로회로이고, 도 1b는 입력 오프셋 저장형 오토제로회로이며, 도 1c는 피드백 형 오토제로회로이다. 도 1a에 도시된 출력 오프셋 저장형 오토제로회로는, 빠른 속도를 구현할 수 있고, 증폭된 오프셋을 커패시터에 저장하여 스위칭 노이즈 등에 강인하나, 이득(Gain)이 클 경우 오프셋이 증폭되어 출력이 포화(saturation)될 수 있다는 단점이 있다. 도 1b에 도시된 입력 오프셋 저장형 오토제로회로는, 이득이 클 경우 증폭되지 않은 오프셋을 입력 커패시터에 저장하는 방식이며, 출력 포화를 방지할 수 있으나, 오프셋 저장 단계에서 버퍼 모드로 동작하기 때문에 주파수 안정성 보상이 필요하며, 회로의 동작 속도가 제한되는 단점이 있다. 도 1c에 도시된 피드백형 오토제로회로는, 출력 오프셋을 커패시터에 저장하고, 보조증폭기를 이용하여 피드백 루프에서 제거하는 형태로, 오프셋 저장 커패시터를 입력(Vin)부터 출력(Vout)까지의 신호 경로(signal path)에서 제거할 수 있다. 도 1은 종래의 오토제로 기술의 예를 나타낸다. 도 2는 본 발명에 따른 오프셋 자동제거 증폭기의 일 실시 예를 나타낸다. 도 3은 본 발명에서 사용하는 활성화되는 기간이 서로 중복되지 않는 2개의 클럭신호의 클럭 다이어그램이다. 도 4는 핑퐁스테이지의 일 실시 예를 나타낸다. 도 5는 핑퐁스테이지 회로의 일 실시 예이다. 도 6은 핑퐁스테이지 회로의 다른 일 실시 예이다. 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다. 이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 본 발명은 핑퐁(Ping-Pong) 구조의 오토 제로 증폭기를 이용한 오프셋 자동제거 증폭기에 관한 것으로, 여기서 핑퐁의 구조는 핑 스테이지(Ping Stage)와 퐁 스테이지(Pong Stage)가 번갈아 가면서 동작하는 구조를 의미한다. 종래의 기술이 오프셋을 저장하는 저장단계와 입력 신호와 오프셋을 모두 증폭하는 증폭단계로 구분되는 것에 반해, 본 발명은 제로잉 페이즈(Zeroing Phase)와 증폭 페이즈(Amplifying Phase)를 번갈아 가면서 수행하도록 한다는 점에서 차이가 있다. 본 발명의 경우, 예를 들면, 제로잉 페이즈 일 때에는 핑 스테이지가 제로잉 단계를 수행하면서 동시에 퐁 스테이지는 증폭 단계를 수행하도록 함으로써, 핑 스테이지와 퐁 스테이지의 결과를 결합하여 오프셋이 제거된 연속신호를 생성하도록 한다. 도 2는 본 발명에 따른 오프셋 자동제거 증폭기의 일 실시 예를 나타낸다. 도 2를 참조하면, 본 발명에 따른 오프셋 자동제거 증폭기(200)는, 제1 트랜스컨덕턴스 증폭기(210), 핑퐁스테이지(220), 잡음제거기(230), 제3 트랜스컨덕턴스 증폭기(230), 제4 트랜스컨덕턴스 증폭기(240), 및 출력 증폭기(250)를 포함한다. 본 발명에서는 2개의 차동 입력(또는 차동 입력전압, VIP, VIN)을 증폭하는 것으로 가정한다. 제1 트랜스컨덕턴스 증폭기(210)는 2개의 차동 입력(VIP, VIN)을 증폭하여 2개의 차동출력신호를 출력한다. 핑퐁스테이지(220)는 활성화되는 기간이 서로 중복되지 않는 2개의 클럭신호에 응답하여 2개의 차동 입력(VIP, VIN)의 오프셋을 제거하면서 증폭하여 2개의 차동출력신호를 출력한다. 잡음제거기(230)는 핑퐁스테이지(220)로부터 출력되는 차동 출력전압에 포함된 잡음을 제거하여 2개의 차동출력신호를 생성한다. 여기서 잡음은, 핑퐁스테이지(220)의 동작 중 발생하는 스위칭 잡음 및 고주파 잡음을 포함한다. 제4 트랜스컨덕턴스 증폭기(240)는 잡음제거기(230)의 차동 출력을 증폭하여 2개의 차동출력신호를 생성한다. 출력 증폭기(250)는 제1 트랜스컨덕턴스 증폭기(210)의 출력 전압과 제4 트랜스컨덕턴스 증폭기(240)의 출력 전압을 병합하여 증폭한 출력증폭신호(Vo)를 생성한다. 제1 트랜스컨덕턴스 증폭기(210) 및 제4 트랜스컨덕턴스 증폭기(240)의 내부에서 증폭된 전류는, 제1 트랜스컨덕턴스 증폭기(210) 및 제4 트랜스컨덕턴스 증폭기(240)의 각각의 출력단에 설치된 저항을 통해 전압으로 변환하여 출력할 수 있다. 따라서, 차동출력신호는 양의 전류 및 음의 전류가 되거나 양의 전류 및 음의 전류를 변환한 양의 전압 및 음의 전압을 가질 수 있다. 설명의 편의를 위해 차동출력신호는 양의 전류 및 음의 전류를 가지는 신호와 양의 전압 및 음의 전압을 가지는 신호 모두를 포함한다. 도 2에 도시된 구조를 가질 때, 제1 트랜스컨덕턴스 증폭기(210)는 고속으로 동작하면서도 낮은 이득(Gain)을 가질 수 있고, 핑퐁스테이지(220), 잡음제거기(230), 제3 트랜스컨덕턴스 증폭기(230), 제4 트랜스컨덕턴스 증폭기(240), 및 출력 증폭기(250)는 동작 속도는 제1 트랜스컨덕턴스 증폭기(210)에 비해 동작 속도는 느리지만 낮은 오프셋을 가질 수 있다는 특징이 있다. 고속 동작을 수행하는 제1 트랜스컨덕턴스 증폭기(210)와 저속이지만 오프셋을 제거할 수 있는 핑퐁스테이지(220), 잡음제거기(230), 제3 트랜스컨덕턴스 증폭기(230), 제4 트랜스컨덕턴스 증폭기(240), 및 출력 증폭기(250)을 병렬로 배치함으로써, 주파수 대역을 넓게 할 수 있다는 장점이 있다. 이하에서는 각 기능 블록의 내부 회로의 예를 설명한다. 도 3은 본 발명에서 사용하는 활성화되는 기간이 서로 중복되지 않는 2개의 클럭신호의 클럭 다이어그램이다. 도 3을 참조하면, 클럭신호가 활성화되는 구간이 높은 전압준위를 가지는 구간이라고 가정할 때, 제1 클럭신호(CK1)와 제2 클럭신호(CK2)는 주기와 크기는 동일하고, 제1 클럭신호(CK1)가 활성화되는 구간(P1)과 제2 클럭신호(CK2)가 활성화되는 구간(P2)는 서로 중첩되지 않는다(non-overlapped)는 것을 알 수 있다. 이하의 설명에서 제1 클럭신호(CK1)가 활성화되는 단계를 증폭 페이즈라고 하고, 제2 클럭신호(CK2)가 활성화되는 단계를 제로잉 페이즈라고 가정한다. 도 4는 핑퐁스테이지의 일 실시 예를 나타낸다. 도 4를 참조하면, 핑퐁스테이지(220)는 핑 스테이지(221), 퐁 스테이지(222), 저항(R) 및 출력 스위치 스테이지(223)를 포함한다. 핑 스테이지(221)는 제1 클럭신호(CK1)와 제2 클럭신호(CK2)에 응답하여 2개의 차동 입력(VIP, VIN)을 증폭한다. 즉, 핑 스테이지(221)은 제로잉 페이즈와 증폭 페이즈를 모두 수행한다. 저항(R)은 핑 스테이지(221)에서 증폭된 전류를 전압으로 변환한다. 이때, 저항은 실제 저항으로 구현될 수도 있고, 널리 알려진 캐스코드 바이어스 전류원 등의 출력 저항으로 구현될 수도 있다. 퐁 스테이지(222)는 제2 클럭신호(CK2)에 응답하여 핑 스테이지(221)에서 증폭되어 저항(R)에서 변환된 전압을 핑 스테이지(221)의 출력으로 피드백한다. 즉, 퐁 스테이지(222)는 제로잉 페이즈만을 수행한다. 출력 스위치 스테이지(223)는 제1 클럭신호(CK1)에 응답하여 저항(R)의 양단자에 강하되는 전압을 각각 출력(Vout)하는 2개의 스위치(SW1, SW2)를 포함한다. 즉, 제1 스위치(SW1) 및 제2 스위치(SW2)는 제1 클럭신호(CK1)에 응답하여 각각 저항(R)의 양 단자의 전압을 스위칭하여 출력하며, 따라서 출력 전압(Vout)의 전압준위는 2개의 스위치(SW1, SW2) 사이의 전압차이가 된다. 출력 스위치 스테이지(223)는 제1 클럭신호(CK1)가 활성화될 때 즉 증폭 페이즈일 때 저항(R)의 양단자에 강하되는 전압을 출력한다. 도 5는 핑퐁스테이지 회로의 일 실시 예이다. 도 5를 참조하면, 핑퐁스테이지(220)는 핑 스테이지(221), 퐁 스테이지(222), 저항(R) 및 출력 스위치 스테이지(223)를 포함한다. 핑 스테이지(221)는 제2-1 트랜스컨덕턴스 증폭기(G2m-1) 및 제1 클럭신호(CK1)와 제2 클럭신호(CK2)에 응답하여 스위칭하는 4개의 스위치(SW3 ~ SW6)를 포함한다. 제3 스위치(SW3)는 제1 클럭신호(CK1)에 응답하여 2개의 차동 입력(VIP, VIN) 중 양의 입력전압(VIP)을 제2-1 트랜스컨덕턴스 증폭기(G2m-1)의 양의 입력단자로 스위칭한다. 제4 스위치(SW4)는 제2 클럭신호(CK2)에 응답하여 양의 입력전압(VIP)을 제2-1 트랜스컨덕턴스 증폭기(G2m-1)의 양의 입력단자로 스위칭한다. 제5 스위치(SW5)는 제1 클럭신호(CK1)에 응답하여 2개의 차동 입력(VIP, VIN) 중 음의 입력전압(VIN)을 제2-1 트랜스컨덕턴스