Search

KR-102960780-B1 - SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE

KR102960780B1KR 102960780 B1KR102960780 B1KR 102960780B1KR-102960780-B1

Abstract

반도체 패키지는 패키지 기판, 상기 패키지 기판의 상부면 상에 부착되고 상부면에 기 설정된 깊이와 폭을 갖는 그루브 패턴이 형성된 스페이서 칩, 상기 스페이서 칩의 상부면 상에 접착 필름을 매개로 하여 부착되고 상기 패키지 기판 상에 탑재되는 적어도 하나의 반도체 칩, 및 상기 패키지 기판의 상부면 상에서 상기 스페이서 칩 및 상기 제1 반도체 칩을 커버하는 밀봉 부재를 포함한다.

Inventors

  • 김현수

Assignees

  • 삼성전자주식회사

Dates

Publication Date
20260506
Application Date
20211014

Claims (10)

  1. 패키지 기판; 상기 패키지 기판의 상부면 상에 부착되고, 상부면에 기 설정된 깊이와 폭을 갖는 그루브 패턴이 형성된 스페이서 칩; 상기 스페이서 칩의 상부면 상에 접착 필름을 매개로 하여 부착되고, 상기 패키지 기판 상에 탑재되는 적어도 하나의 반도체 칩; 및 상기 패키지 기판의 상부면 상에서 상기 스페이서 칩 및 상기 적어도 하나의 반도체 칩을 커버하는 밀봉 부재를 포함하고, 상기 그루브 패턴은 제1 방향으로 연장하는 적어도 하나의 제1 그루브 및 상기 제1 방향에 직교하는 제2 방향으로 연장하는 적어도 하나의 제2 그루브를 포함하고, 상기 스페이서 칩의 상부면 전체는 상기 접착 필름에 의해 커버되는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 그루브 패턴은 상기 스페이서 칩의 가장자리 영역을 따라 연장하는 반도체 패키지.
  3. 삭제
  4. 제 1 항에 있어서, 상기 그루브 패턴은 상기 제1 그루브와 상기 제2 그루브가 서로 교차하는 교차부를 더 포함하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 그루브 패턴은 서로 평행하게 연장하는 2개의 상기 제1 그루브들 및 서로 평행하게 연장하는 2개의 상기 제2 그루브들을 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 2개의 제1 그루브들 중 하나는 상기 스페이서 칩의 제1 측면에 인접하게 배열되고, 상기 2개의 제1 그루브들 중 다른 하나는 상기 제1 측면에 반대하는 제2 측면에 인접하게 배열되고, 상기 2개의 제2 그루브들 중 하나는 상기 스페이서 칩의 상기 제1 측면에 인접하는 제3 측면에 인접하게 배열되고, 상기 2개의 제2 그루브들 중 다른 하나는 상기 제3 측면에 반대하는 제4 측면에 인접하게 배열되는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 그루브 패턴의 깊이는 상기 스페이서 칩 두께의 30% 내지 70% 범위 이내에 있는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 접착 필름은 다이 어태치 필름(Die Attach Film)를 포함하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 스페이서 칩은 50㎛ 내지 800㎛의 두께를 갖는 반도체 패키지.
  10. 제 1 항에 있어서, 상기 스페이서 칩은 실리콘 물질을 포함하는 반도체 패키지.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE} 본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것으로, 보다 상세하게는, 패키지 기판 상에 서로 다른 복수 개의 칩들이 적층된 반도체 패키지 및 이의 제조 방법에 관한 것이다. 멀티칩 패키지(MCP, Multi-Chip Package)에 있어서, 상부에 위치한 반도체 칩의 적어도 일부분을 지지하기 위하여 스페이서 칩을 사용할 수 있다. 상부의 반도체 칩은 다이 어태치 공정에 의해 다이 어태치 필름(DAF)과 같은 접착 필름을 이용하여 상기 스페이서 칩 상에 부착될 수 있다. 하지만, 상기 다이 어태치 공정에서의 높은 압력과 온도에 의해 유동성을 갖는 상기 DAF 일부분은 상기 반도체 칩이 가압될 때 상기 스페이서 칩 외부로 흘러 내려 제품의 신뢰성 및 공정 생산성이 저하될 수 있다. 도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 반도체 패키지를 나타내는 평면도이다. 도 3은 도 1의 A 부분을 나타내는 확대 단면도이다. 도 4는 도 3의 지지 구조물을 나타내는 평면도이다. 도 5는 예시적인 실시예들에 따른 지지 구조물의 그루브 패턴을 나타내는 단면도이다. 도 6은 예시적인 실시예들에 따른 지지 구조물의 그루브 패턴을 나타내는 단면도이다. 도 7은 예시적인 실시예들에 따른 지지 구조물의 그루브 패턴을 나타내는 단면도이다. 도 8 내지 도 16은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 도면들이다. 도 17은 예시적인 실시예들에 따른 지지 구조물의 스페이서 칩을 나타내는 평면도이다. 도 18은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 19는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 20은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 반도체 패키지를 나타내는 평면도이다. 도 3은 도 1의 A 부분을 나타내는 확대 단면도이다. 도 4는 도 3의 지지 구조물을 나타내는 평면도이다. 도 3은 도 4의 B-B' 라인을 따라 절단한 단면도이다. 도 1 내지 도 4를 참조하면, 반도체 패키지(100)는 패키지 기판(110), 적어도 하나의 제1 반도체 칩(200), 적어도 하나의 지지 구조물(300), 적어도 하나의 제2 반도체 칩(500) 및 밀봉 부재(600)를 포함할 수 있다. 반도체 패키지(100)는 제1 반도체 칩(200) 및 제2 반도체 칩(500)을 패키지 기판(110)에 전기적으로 연결시키는 도전성 연결 부재들(230, 530)을 더 포함할 수 있다. 또한, 반도체 패키지(100)는 외부 접속 부재들(700)을 더 포함할 수 있다. 예시적인 실시예들에 있어서, 패키지 기판(110)은 서로 마주보는 상부면(112)과 하부면(114)을 갖는 기판일 수 있다. 예를 들면, 패키지 기판(110)은 인쇄회로기판(PCB), 플렉서블 기판, 테이프 기판 등을 포함할 수 있다. 상기 인쇄회로기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다. 패키지 기판(110)의 상부면(112) 상에는 기판 패드들(120)이 배치될 수 있다. 기판 패드들(120)은 복수 개의 배선들에 각각 연결될 수 있다. 상기 배선들은 패키지 기판(110)의 상부면(112) 또는 내부에서 연장할 수 있다. 예를 들면, 상기 배선의 적어도 일부분이 랜딩 패드로서 상기 기판 패드로 사용될 수 있다. 상기 도면들에는 몇 개의 기판 패드들만이 도시되어 있으나, 상기 기판 패드들의 개수 및 배치들은 예시적으로 제공된 것이며, 본 발명이 이에 제한되지 않음을 이해할 수 있을 것이다. 상기 기판 패드들을 비롯한 상기 배선들은 본 발명이 속하는 기술 분야에서 널리 알려진 것이므로 도시 및 설명을 생략하기로 한다. 패키지 기판(110)의 상부면(112) 상에는 상기 배선들을 커버하며 기판 패드들(120)을 노출시키는 제1 절연막(140)이 형성될 수 있다. 제1 절연막(140)은 기판 패드(120)를 제외한 패키지 기판(110)의 상부면(112) 전체를 커버할 수 있다. 예를 들면, 상기 제1 절연막은 솔더 레지스트를 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 패키지 기판(110) 상에 탑재될 수 있다. 제1 반도체 칩(200)은 접착 필름(220)을 이용하여 패키지 기판(110)의 상부면(112) 상에 부착될 수 있다. 제1 반도체 칩(200)은 집적 회로를 포함할 수 있다. 예를 들면, 상기 접착 필름은 다이 어태치 필름(Die Attach Film, DAF)과 같은 필름을 포함할 수 있다. 제1 반도체 칩(200)은 로직 회로를 포함하는 로직 칩일 수 있다. 상기 로직 칩은 메모리 칩들을 제어하는 컨트롤러일 수 있다. 제1 반도체 칩(200)은 상면, 즉, 활성면(active surface) 상에 형성된 칩 패드들을 가질 수 있다. 상기 칩 패드들은 전력 핀 기능을 수행하는 입출력 단자, 그라운드 핀 기능을 수행하는 입출력 단자 또는 데이터 핀 기능을 수행하는 입출력 단자를 포함할 수 있다. 제1 반도체 칩(200)은 제1 도전성 연결 부재들(230)에 의해 패키지 기판(110)에 전기적으로 연결될 수 있다. 구체적으로, 제1 도전성 연결 부재(230)는 제1 반도체 칩(200)의 상기 칩 패드를 패키지 기판(110)의 기판 패드(120)에 전기적으로 연결할 수 있다. 예를 들면, 제1 도전성 연결 부재(230)는 본딩 와이어를 포함할 수 있다. 따라서, 제1 반도체 칩(200)은 상기 접착 필름에 의해 패키지 기판(110) 상에 적층되고 복수 개의 제1 도전성 연결 부재들(230)에 패키지 기판(110)에 전기적으로 연결될 수 있다. 이와 다르게, 상기 제1 도전성 연결 부재는 솔더 범프, 관통 전극, 솔더 볼, 도전성 페이스트 등을 포함할 수 있다. 예를 들면, 상기 제1 반도체 칩은 플립 칩 본딩(flip chip bonding) 방식에 의해 패키지 기판(110) 상에 실장될 수 있다. 이 경우에 있어서, 상기 제1 반도체 칩은 상기 칩 패드들이 형성된 상기 활성면이 패키지 기판(110)을 향하도록 패키지 기판(110) 상에 실장될 수 있다. 상기 제1 반도체 칩의 상기 칩 패드들은 도전성 범프들, 예를 들면, 솔더 범프들에 의해 패키지 기판(110)의 상기 기판 패드들과 전기적으로 연결될 수 있다. 또한, 복수 개의 상기 제1 반도체 칩들이 패키지 기판(110) 상에 순차적으로 적층될 수 있다. 예시적인 실시예들에 있어서, 지지 구조물(300)은 패키지 기판(110) 상에 제1 반도체 칩(200)과 이격 배치될 수 있다. 지지 구조물(300)은 접착 필름(310)을 이용하여 패키지 기판(110)의 상부면(112) 상에 부착될 수 있다. 지지 구조물(300)은 패키지 기판(110) 및 다른 전자 부품들 사이에 배치되어 다른 전자 부품들을 지지하는 역할을 수행할 수 있다. 구체적으로, 지지 구조물(300)은 스페이서 칩(310) 및 스페이서 칩(310)의 하부면(311b)에 부착된 접착 필름(320)을 포함할 수 있다. 예를 들면, 접착 필름(320)은 다이 어태치 필름(DAF)을 포함할 수 있다. 스페이서 칩(310)은 다이 어태치 공정에 의해 접착 필름(320)을 이용하여 패키지 기판(110)의 상부면(112) 상에 부착될 수 있다. 패키지 기판(110)으로부터의 상기 지지 구조물의 높이는 상기 제1 반도체 칩의 높이와 실질적으로 동일할 수 있다. 스페이서 칩(310)은 패키지 기판(110)과 전기적으로 연결되지 않는 더미 칩일 수 있다. 도 2에 도시된 바와 같이, 패키지 기판(110)은 사각 형상을 가질 수 있다. 제1 반도체 칩(200)은 패키지 기판(110)의 중앙부에 배치되고, 2개의 지지 구조물들(300)은 제1 반도체 칩(200)의 양측에 각각 배치될 수 있다. 하나의 제1 반도체 칩(200) 및 2개의 지지 구조물들(300)이 배치되도록 도시되어 있지만, 이에 제한되지 않음을 이해할 수 있을 것이다. 후술하는 바와 같이, 제2 반도체 칩(500)은 제1 반도체 칩(200) 및 2개의 지지 구조물들(300) 상에 지지되도록 패키지 기판(110) 상에 탑재될 수 있다. 도 3 및 도 4에 도시된 바와 같이, 스페이서 칩(310)은 상부면(311a)에 기 설정된 깊이(D)와 폭(W)을 갖도록 구비된 그루브 패턴(groove pattern)(312)을 가질 수 있다. 스페이서 칩(310)은 상부면(311a)과 직교하는 제1 방향(Y 방향)과 평행한 방향으로 연장하며 서로 마주하는 제1 측면(S1) 및 제2 측면(S2) 그리고 상기 제1 방향과 직교하는 제2 방향(X 방향)과 평행한 방향으로 연장하며 서로 마주하는 제3 측면(S3) 및 제4 측면(S4)을 가질 수 있다. 스페이서 칩(310)은 사각 형상을 가질 수 있다. 그루브 패턴(312)은 제1 방향(Y 방향)으로 연장하는 제1 연장부(312a) 및 제2 방향(X 방향)으로 연장하는 제2 연장부(312b)를 포함할 수 있다. 또한, 그루브 패턴(312)은 제1 연장부(312a)와 제2 연장부(312b)가 서로 교차하는 교차부(312c)를 더 포함할 수 있다. 그루브 패턴(312)은 스페이서 칩(310)의 가장자리 영역을 따라 연장할 수 있다. 2개의 제1 연장부들(312a)이 서로 팽행하게 연장할 수 있다. 2개의 제1 연장부들(312a) 중 하나는 제1 측면(S1)에 인접하게 배열되고, 2개의 제1 연장부들(312a) 중 다른 하나는 제2 측면(S2)에 인접하게 배열될 수 있다. 제1 연장부(312a)는 제3 측면(S3)으로부터 제4 측면(S4)까지 연장할 수 있다. 제1 연장부(312a)의 양단부는 제3 및 제4 측면들(S3, S4)을 통해 각각 노출될 수 있다. 2개의 제2 연장부들(312b)이 서로 팽