Search

KR-102960884-B1 - CERAMIC ELECTRONIC COMPONENT

KR102960884B1KR 102960884 B1KR102960884 B1KR 102960884B1KR-102960884-B1

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결된 측면을 포함하는 바디, 상기 바디의 측면에 배치된 외부 전극 및 상기 외부 전극을 커버하며 상기 외부 전극을 노출하는 복수의 개구부를 포함하는 절연층을 포함하며, 상기 외부 전극의 표면에서 상기 절연층에 의해 커버되는 면적 대비 상기 복수의 개구부가 형성된 면적의 비율은 20% 내지 70%인 세라믹 전자부품을 제공한다.

Inventors

  • 박승현
  • 안진모
  • 조지홍

Assignees

  • 삼성전기주식회사

Dates

Publication Date
20260506
Application Date
20211230

Claims (13)

  1. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결된 측면을 포함하는 바디; 상기 바디의 측면에 배치되어 상기 제1면의 일부까지 연장된 외부 전극; 및 상기 제1면 및 상기 외부 전극 중 상기 제1면의 일부까지 연장된 영역을 커버하는 절연층; 을 포함하며, 상기 절연층은 상기 외부 전극 중 상기 제1면의 일부까지 연장된 영역을 노출하는 복수의 개구부를 포함하고, 상기 외부 전극의 표면에서 상기 절연층에 의해 커버되는 면적 대비 상기 복수의 개구부가 형성된 면적의 비율은 20% 내지 70%인 세라믹 전자부품.
  2. 제1항에 있어서, 상기 절연층은 상기 제1면 중 상기 외부 전극에 의해 커버되지 않는 영역을 완전히 커버하는 세라믹 전자부품.
  3. 제1항에 있어서, 상기 외부 전극은 상기 바디의 서로 마주보는 양 측면에 배치된 제1 및 제2 외부 전극을 포함하고, 상기 절연층은 상기 바디의 제1면의 일부까지 연장된 제1 및 제2 외부 전극을 각각 커버하는 세라믹 전자부품.
  4. 제1항에 있어서, 상기 외부 전극은 상기 바디 상에 배치되며 도전성 금속 및 유리를 포함하는 제1 전극층, 상기 제1 전극층 상에 배치되며 도전성 금속 및 수지를 포함하는 제2 전극층, 및 상기 제2 전극층 상에 배치되며 도전성 금속을 포함하는 제3 전극층을 포함하는 세라믹 전자부품.
  5. 제4항에 있어서, 상기 제1 전극층의 도전성 금속은 구리(Cu) 또는 니켈(Ni)을 포함하고, 상기 제2 전극층의 도전성 금속은 구리(Cu) 또는 니켈(Ni)을 포함하며, 상기 제2 전극층의 수지는 에폭시 수지를 포함하는 세라믹 전자부품.
  6. 제4항에 있어서, 상기 제3 전극층은 니켈(Ni)을 도전성 금속으로 포함하는 제1층 및 주석(Sn)을 도전성 금속으로 포함하는 제2층을 포함하는 다층 구조인 세라믹 전자부품.
  7. 제1항에 있어서, 상기 절연층은 수지 및 세라믹 중 적어도 하나를 포함하는 세라믹 전자부품.
  8. 제7항에 있어서, 상기 수지는 에폭시 수지, 실리콘 수지, 불소 수지, 페놀 수지, 유레아 수지, 멜라민 수지, 및 불포화 폴리에스테르 수지 중 적어도 하나를 포함하는 세라믹 전자부품.
  9. 제7항에 있어서, 상기 세라믹은 티탄산 지르콘산 연, 알루미나, 실리카, 실리콘 카바이드, 및 산화 마그네슘 중 적어도 하나를 포함하는 세라믹 전자부품.
  10. 제3항에 있어서, 상기 바디의 제2면 및 상기 바디의 제2면의 일부까지 연장된 제1 및 제2 외부 전극을 각각 커버하는 추가 절연층을 더 포함하는 세라믹 전자부품.
  11. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결된 측면을 포함하는 바디; 상기 바디의 서로 마주보는 양 측면에 배치된 제1 및 제2 외부 전극; 및 상기 바디의 제1면, 상기 바디의 제1면의 일부까지 연장된 제1 외부 전극, 및 상기 바디의 제1면의 일부까지 연장된 제2 외부 전극을 커버하는 절연층;을 포함하고, 상기 절연층은 상기 제1 외부 전극 중 상기 제1면의 일부까지 연장된 영역을 노출하는 복수의 제1 개구부 및 상기 제2 외부 전극 중 상기 제1면의 일부까지 연장된 영역을 노출하는 복수의 제2 개구부를 포함하는 세라믹 전자부품.
  12. 제11항에 있어서, 상기 제1 및 제2 외부 전극은 상기 바디 상에 배치되며 도전성 금속 및 유리를 포함하는 제1 전극층, 상기 제1 전극층 상에 배치되며 도전성 금속 및 수지를 포함하는 제2 전극층, 및 상기 제2 전극층 상에 배치되며 도전성 금속을 포함하는 제3 전극층을 각각 포함하는 세라믹 전자부품.
  13. 제12항에 있어서, 상기 제3 전극층은 니켈(Ni)을 도전성 금속으로 포함하는 제1층 및 주석(Sn)을 도전성 금속으로 포함하는 제2층을 포함하는 다층 구조인 세라믹 전자부품.

Description

세라믹 전자부품{CERAMIC ELECTRONIC COMPONENT} 본 발명은 세라믹 전자부품에 관한 것이다. 세라믹 전자부품 중 적층 세라믹 커패시터는 인쇄회로기판(PCB: Printed Circuit Board)에 실장되어 사용될 수 있으며, 이때 적층 세라믹 커패시터와 인쇄회로기판과의 열팽창 계수 차이로 인하여, 사용온도 변화에 따라 적층 세라믹 캐패시터와 인쇄회로기판간 접촉 면에서 반복적인 변형이 발생하여, 세라믹 바디에 크랙이 발생할 수 있다. 이러한 문제점을 해결하기 위해 종래에는 적층 세라믹 커패시터의 하면에 절연층을 배치하였다. 이를 통해 크랙 발생을 방지하고 적층 세라믹 커패시터의 휨강도를 개선하였다. 다만, 적층 세라믹 커패시터가 인쇄회로기판과 접촉되는 하면에 절연층이 형성됨으로써 적층 세라믹 커패시터와 인쇄회로기판을 연결하는 솔더 등의 도전성 접착제와 외부 전극이 적층 세라믹 커패시터의 하면을 통해 연결되지 못하는 문제가 발생하였다. 이로 인하여 적층 세라믹 커패시터와 인쇄회로기판 간의 고착 강도가 저하되어 외부 충격에 의한 적층 세라믹 커패시터가 인쇄회로기판으로부터 탈락되는 현상이 발생하였다. 또한, 적층 세라믹 커패시터의 하면에 형성된 절연층에 의해 도전성 접착제가 외부 전극의 측면으로만 연결되어 전류 패스(Current Path)의 길이가 길어져 ESL이 증가되는 문제가 발생하였다. 도 1은 본 발명의 일 실시형태에 따른 세라믹 전자부품의 개략적인 사시도다. 도 2는 도 1의 세라믹 전자부품의 바디의 개략적인 사시도다. 도 3은 도 1의 Ⅰ-Ⅰ' 절단 단면을 개략적으로 도시한 단면도다. 도 4는 도 1의 Ⅱ-Ⅱ' 절단 단면을 개략적으로 도시한 단면도다. 도 5는 도 1의 Ⅲ-Ⅲ' 절단 단면을 개략적으로 도시한 단면도다. 도 6은 도 1의 B 방향으로 바라본 평면도다. 도 7은 본 발명의 일 실시예에 따른 도 1의 Ⅰ-Ⅰ' 절단 단면을 개략적으로 도시한 단면도다. 도 8은 세라믹 전자부품이 기판에 실장된 것을 개략적으로 도시한 단면도다. 이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 도면에서, 제1 방향은 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다. 도 1은 본 발명의 일 실시형태에 따른 세라믹 전자부품의 개략적인 사시도다. 도 2는 도 1의 세라믹 전자부품의 바디의 개략적인 사시도다. 도 3은 도 1의 Ⅰ-Ⅰ' 절단 단면을 개략적으로 도시한 단면도다. 도 4는 도 1의 Ⅱ-Ⅱ' 절단 단면을 개략적으로 도시한 단면도다. 도 5는 도 1의 Ⅲ-Ⅲ' 절단 단면을 개략적으로 도시한 단면도다. 도 6은 도 1의 B 방향으로 바라본 평면도다. 도 1 내지 도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자부품(100)은 유전체층(111) 및 유전체층(111)을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극(121,122)을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결된 측면을 포함하는 바디(110), 바디(110)의 측면에 배치된 외부 전극(131, 132) 및 외부 전극(131, 132)을 커버하며 상기 외부 전극을 노출하는 복수의 개구부(H1, H2)를 포함하는 절연층(150)을 포함하며, 외부 전극(131, 132)의 표면에서 절연층(150)에 의해 커버되는 면적 대비 복수의 개구부(H1, H2)가 형성된 면적의 비율은 20% 내지 70%을 만족한다. 상술한 바와 같이, 세라믹 전자부품의 크랙 발생을 방지하고 휨 강도를 개선하기 위해 하면에 절연층을 배치하는 경우 솔더 등의 도전성 접착제와 세라믹 전자부품의 외부 전극이 세라믹 전자부품의 하면을 통해 연결되지 못하여 세라믹 전자부품과 인쇄회로기판 간의 고착 강도가 저하되는 문제점이 발생하였다. 또한, 세라믹 전자부품의 하면에 형성된 절연층에 의해 상기 도전성 접착제가 외부 전극의 측면으로만 연결되어 전류 패스(Current Path)의 길이가 길어져 ESL이 증가하는 문제가 발생하였다. 반면, 본 발명의 일 실시형태에 따른 세라믹 전자부품(100)은, 바디(110)의 하면에 절연층(150)이 형성되어 휨 강도를 개선하는 한편, 복수의 개구부(H1, H2)가 일정 수준 이상 형성된 절연층(150)이 외부 전극(131, 132)을 노출함으로써 고착 강도를 개선하고, ESL을 저감시킨다. 이하, 본 발명의 일 실시형태에 따른 세라믹 전자부품(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다. 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축이나 모서리부의 연마로 인해 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다. 바디(110)는 제1 방향으로 마주보는 제1면 및 제2면(1, 2)과 제1면 및 제2면(1, 2)과 연결된 측면을 포함할 수 있다. 이때 상기 측면은 상기 제1 및 제2면(1, 2)과 연결되고 제2 방향으로 마주보는 제3면 및 제4면(3, 4)과, 상기 제1면 내지 제4면과 연결되며 제3 방향으로 마주보는 제5면 및 제6면(5, 6)을 포함한다. 바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다. 바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. 유전체층(111)은 세라믹 분말, 유기 용제 및 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 세라믹 분말은 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으나, 예를 들어, 티탄산바륨계(BaTiO3) 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 이때, 유전체층(111)의 두께는 바디(110)의 크기와 용량을 고려하여 10μm 이하일 수 있으며, 세라믹 전자부품(100)의 소형화 및 고용량화를 위해 0.6μm 이하, 보다 바람직하게는 0.4μm 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 여기서 유전체층(111)의 두께는 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. 유전체층(111)의 평균 두께는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 유전체층(111)의 다수의 지점, 예를 들면 제2 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 또한, 이러한 평균값 측정을 다수의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께를 더욱 일반화할 수 있다. 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 용량 형성부(Ac)의 상부에 배치되는 제1 커버부(112) 및 용량 형성부(Ac)의 하부에 배치되는 제2 커버부(113)를 포함할 수 있다. 제1 커버부(112) 및 제2 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 제1 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. 제1 및 제2 커버부(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 구성을 가질 수 있다. 제1 및 제2 커버부(112, 113)는 각각 20μm 이하의 두께를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 바디(110)는 제3 방향을 기준으로 용량 형성부(Ac)의 측면에 배치되는 마진부(114, 115)를 포함할 수 있다. 마진부(114, 115)는 바디(110)의 제5면(5)에 배치되는 제1 마진부(114)와 제6면(6)에 배치되는 제2 마진부(115)를 포함할 수 있다. 마진부(114, 115)는 바디(110)를 제1 방향 및 제3 방향으로 자른 단면에서 내부 전극(121, 122)의 양 끝과 바디(110)의 경계면 사이의 영역을 의미할 수 있다. 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다. 마진부(114, 115)는 유전체층(111)과 동일 또는 상이한 재료를 포함할 수 있다. 마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. 또는, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)