KR-102960893-B1 - MULTILAYER CERAMIC ELECTRONIC COMPONENT

KR102960893B1KR 102960893 B1KR102960893 B1KR 102960893B1KR-102960893-B1

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극을 포함하는 바디, 상기 바디 내부에 배치된 열전 소자 및 상기 바디의 외측에 배치되는 외부 전극을 포함하는 적층 세라믹 전자부품을 제공한다.

Inventors

양찬호
김민준
백정미
김다은
박혜민
김종민
조성현
서민산
김홍석

Assignees

삼성전기주식회사

Dates

Publication Date: 20260506
Application Date: 20211229

Claims (16)

유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극을 포함하는 바디; 상기 바디 내부에 배치된 열전 소자; 및 상기 바디의 외측에 배치되어 상기 열전 소자 및 상기 복수의 내부 전극과 전기적으로 연결되는 외부 전극;을 포함하는 적층 세라믹 전자부품.
제1항에 있어서, 상기 열전 소자는 제1형 반도체 소자, 제2형 반도체 소자 및 상기 제1형 및 제2형 반도체 소자를 연결하는 연결 전극을 포함하는 적층 세라믹 전자부품.
제1항에 있어서, 상기 바디는 상기 복수의 내부 전극을 포함하는 용량 형성부 및 상기 용량 형성부의 제1 방향의 양면에 배치되는 제1 및 제2 커버부를 포함하고, 상기 열전 소자는 상기 제1 및 제2 커버부 중 적어도 하나에 배치되는 적층 세라믹 전자부품.
제2항에 있어서, 상기 열전 소자는 상기 제1형 반도체 소자와 접속된 제1 전극 및 상기 제2형 반도체 소자와 접속된 제2 전극을 포함하고, 상기 제1 및 제2 전극은 상기 외부 전극과 접속되는 적층 세라믹 전자부품.
제2항에 있어서, 상기 열전 소자는 상기 제1형 반도체 소자, 상기 제2형 반도체 소자 및 상기 연결 전극을 각각 복수 개 포함하는 적층 세라믹 전자부품.
제1항에 있어서, 상기 열전 소자는 상기 바디 내에 복수 개 배치되는 적층 세라믹 전자부품.
제3항에 있어서, 상기 열전 소자는 상기 제1 및 제2 커버부 내에 각각 배치되는 제1 열전 소자 및 제2 열전 소자를 포함하는 적층 세라믹 전자부품.
제7항에 있어서, 상기 제1 및 제2 열전 소자는 각각 복수 개 배치되는 적층 세라믹 전자부품.
제1항에 있어서, 상기 열전 소자는 상기 바디의 제1 방향의 양면으로 노출되지 않는 적층 세라믹 전자부품.
제2항에 있어서, 상기 제1형 반도체 소자는 N형 반도체 소자이고, 상기 제2형 반도체 소자는 P형 반도체 소자인 적층 세라믹 전자부품.
제2항에 있어서, 상기 제1형 및 제2형 반도체 소자의 일단 측에 배치된 연결 전극과, 상기 제1형 및 제2형 반도체 소자의 타단 측에 배치된 연결 전극 사이의 레벨에 형성된 필링부를 더 포함하는 적층 세라믹 전자부품.
제2항에 있어서, 상기 제1형 및 제2형 반도체 소자는 페로브스카이트 산화물을 포함하는 적층 세라믹 전자부품.
제4항에 있어서, 상기 제1 전극, 제2 전극 및 연결 전극은 Ag, Cu, Ni 및 이들의 합금 중 하나 이상을 포함하는 적층 세라믹 전자부품.
제3항에 있어서, 상기 제1 및 제2 커버부의 두께는 각각 30㎛ 이하인 적층 세라믹 전자부품.
제1항에 있어서, 상기 외부 전극은 상기 바디 상에 배치되며, 도전성 금속 및 글래스를 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, 도전성 금속을 포함하는 제2 전극층을 포함하는 적층 세라믹 전자부품.
제15항에 있어서, 상기 제2 전극층은 니켈(Ni)을 도전성 금속으로 포함하는 제1층 및 주석(Sn)을 도전성 금속으로 포함하는 제2층을 포함하는 다층 구조인 적층 세라믹 전자부품.

Description

적층 세라믹 전자부품{MULTILAYER CERAMIC ELECTRONIC COMPONENT} 본 발명은 적층 세라믹 전자부품에 관한 것이다. 적층 세라믹 전자부품의 하나인 적층 세라믹 커패시터(MLCC; Multilayer Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다. 최근 적층 세라믹 커패시터는 다양한 전자 장치의 부품으로 사용되고 있으며 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 자동차 혹은 인포테인먼트 시스템 등의 가혹한 환경에서의 신뢰성, 특히 고온 환경에서의 고신뢰성이 요구되고 있다. 또한, 적층 세라믹 커패시터는 전압 인가 시 누설 전류가 지속적으로 증가하면서 표면 온도가 급격하게 증가한다. 이러한 상황을 고려하여 유전체층 및 내부 전극을 포함하여 용량이 형성되는 바디의 내부 온도를 일정하게 유지할 수 있는 적층 세라믹 커패시터에 연구가 필요한 실정이다. 도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 도시한 사시도다. 도 2 및 도 3은 적층 세라믹 전자부품의 열전 소자를 개략적으로 도시한 사시도다. 도 4는 적층 세라믹 전자부품의 바디를 개략적으로 도시한 사시도다. 도 5는 도1의 Ⅰ-Ⅰ' 단면도다. 도 6a 내지 도 6d는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법을 개략적으로 도시한 단면도다. 이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 도면에서, 제1 방향은 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다. 도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 도시한 사시도다. 도 2 및 도 3은 적층 세라믹 전자부품의 열전 소자를 개략적으로 도시한 사시도다. 도 4는 적층 세라믹 전자부품의 바디를 개략적으로 도시한 사시도다. 도 5는 도1의 Ⅰ-Ⅰ' 단면도다. 도1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 유전체층(111)을 사이에 두고 제1 방향으로 적층된 복수의 내부 전극(121, 122)을 포함하는 바디(110), 바디(110) 내부에 배치된 열전 소자(140, 150) 및 바디(110)의 외측에 배치되는 외부 전극(131, 132)을 포함한다. 상술한 바와 같이, 적층 세라믹 전자부품은 고온 환경에서의 고신뢰성이 요구되고 있으며, 적층 세라믹 전자부품 중 하나인 적층 세라믹 커패시터는 전압 인가 시 누설 전류가 지속적으로 증가하여 표면 온도가 급격하게 상승한다. 반면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)의 경우, 바디(110) 내부에 열전 소자(140, 150)가 배치됨으로써 바디(110) 내부의 온도, 특히 용량 형성부(Ac)의 온도를 일정하게 유지할 수 있다. 이하, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다. 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축이나 모서리부의 연마로 인해 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다. 바디(110)는 제1 방향으로 마주보는 제1면 및 제2면(1, 2), 상기 제1면 및 제2면(1, 2)과 연결되고 제2 방향으로 마주보는 제3면 및 제4면(3, 4), 제1면 내지 제4면(1, 2, 3, 4)과 연결되고 제3 방향으로 마주보는 제5면 및 제6면(5, 6)을 가질 수 있다. 바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다. 바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. 유전체층(111)은 세라믹 분말, 유기 용제 및 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 세라믹 분말은 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으나, 예를 들어, 티탄산바륨계(BaTiO3) 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 이때, 유전체층(111)의 두께는 바디(110)의 크기와 용량을 고려하여 10㎛ 이하일 수 있으며, 적층형 전자부품(100)의 소형화 및 고용량화를 위해 0.6㎛ 이하, 보다 바람직하게는 0.4㎛ 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 여기서 유전체층(111)의 두께는 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. 유전체층(111)의 두께는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 유전체층(111)의 다수의 지점, 예를 들면 제2 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 또한, 이러한 평균값 측정을 다수의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께를 더욱 일반화할 수 있다. 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 용량 형성부(Ac)의 상부에 배치되는 제1 커버부(112) 및 용량 형성부(Ac)의 하부에 배치되는 제2 커버부(113)를 포함할 수 있다. 즉, 커버부(112, 113)는 용량 형성부(Ac)의 제1 방향으로 대향하는 양면에서 바디(110)의 제1 방향으로 대향하는 양면까지의 영역을 의미할 수 있다. 제1 커버부(112) 및 제2 커버부(113)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. 제1 및 제2 커버부(112, 113)는 바디(110)의 크기와 용량을 고려하여 각각 300㎛ 이하, 100㎛ 이하, 또는 30㎛ 이하의 두께를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 이때, 제1 및 제2 커버부(112, 113)의 두께는 제1 및 제2 커버부(112, 113)의 평균 두께를 의미할 수 있으며, 여기서 두께란 제1 방향으로의 길이를 의미할 수 있다. 제1 및 제2 커버부(112, 113)의 평균 두께는 바디(110)의 제1 방향 및 제2 방향 단면에서 제2 방향으로 등간격인 30개의 지점에서의 두께를 측정한 평균값을 의미할 수 있다. 바디(110)는 제3 방향을 기준으로 용량 형성부(Ac)의 측면에 배치되는 마진부(114, 115)를 더 포함할 수 있다. 마진부(114, 115)는 바디(110)의 제5면(5)에 배치되는 제1 마진부(114)와 제6면(6)에 배치되는 제2 마진부(115)를 포함할 수 있다. 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다. 마진부(114, 115)는 유전체층(111)과 동일 또는 상이한 재료를 포함할 수 있다. 마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. 마진부(114, 115)의 두께는 바디(110)의 크기와 용량을 고려하여 각각 300㎛ 이하, 100㎛ 이하, 또는 30㎛ 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 내부 전극(121, 122)은 유전체층(111)과 번갈아 배치될 수 있으며, 복수의 제1 내부 전극(121)과 복수의 제2 내부 전극(122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치될 수 있다. 즉, 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111)의 적층 방향을 따라 바디(110)의 제3면 및 제4면(3, 4)을 통해 번갈아 노출되도록 형성될 수 있다. 예를 들면, 복수의 제1 내부 전극(121)은 각각 제4면(4)과 이격되며 제3면(3)을 통해 노출될 수 있다. 또한, 복수의 제2 내부 전극(122)은 각각 제3면(3)과 이격되며 제4면(4)을 통해 노출될 수 있다. 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)은 그 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)은 제1 방향으로 교대로 적층될 수