KR-102960959-B1 - A device for simulation signals for preamplifier circuit testing of radiation detector

Abstract

본 발명은 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치에 관한 것으로서, 더욱 상세하게는 주파수 계수기, 펄스폭 조정기, 진폭조정기1, 진폭조정기2, 오프셋 전압조정기, 반전가산기1, 반전가산기2, 드라이버1, 드라이버2로 전치증폭회로 테스트용 입력신호 발생 장치를 구성함으로써, 원자력발전소에서 사용하는 특수 방사선검출기나 일반적으로 사용하는 방사선검출기의 성능에 직접적인 영향을 미치는 전치증폭회로를 시험하거나 정비할 수 있고, 실제 회로와 장치를 개발하여 원자력발전소에서 사용하는 특수 검출기인 오프셋 전압을 이용한 전치증폭회로와 일반 상용 방사선검출기의 전치증폭회로에 입력신호를 생성하여 각각의 출력신호를 확인하고 성능을 검증함으로써, 개발 장치의 성능을 입증할 수 있는 효과가 있다.

Inventors

• 김종호
• 최규식

Assignees

• 주식회사 우진엔텍

Dates

Publication Date

20260506

Application Date

20250429

Claims (10)

1. 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치에 있어서, 고주파(higher frequency)의 발진기를 이용하여 원하는 1 kHz의 펄스 주파수를 얻기 위해 사용하는 주파수 계수기와; 상기 주파수 계수기에서 얻은 최종 파형의 펄스 폭이 500 ㎲인 구형파(矩形波)이므로 이를 펄스 폭 1.0 ㎲로 변환하는 펄스 폭 조정기와; 상기 펄스 폭 조정기에서 펄스 폭이 조정되면 펄스의 진폭을 맞추기 위해 진폭을 조정하는 진폭 조정기1 및 진폭 조정기2와; 오프셋 전압조정기에서 검출기의 종류에 따라 선택하여 제어하는데, 특수 용도의 방사선검출기에만 -1.5 V의 오프셋 전압이 인가되며, 일반 용도의 방사선검출기에는 인가되지 않으며, -1.5 V의 오프셋 전압은 오프셋 전압조정기 회로에서 만들어지는 오프셋 전압조정기와; 상기 오프셋 전압조정기로부터 오프셋 전압이 반영된 각각의 양의 펄스 신호를 음의 펄스 신호로 변환하는 반전가산기1 및 반전가산기2와; 상기 반전가산기1 및 반전가산기2를 통한 음의 펄스신호를 전치증폭회로에 입력시키기 위해 임피던스 정합 및 출력전력을 보강하는 드라이버1 및 드라이버2; 을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생장치.
2. 제 1항에 있어서, 상기 주파수 계수기는 발진기 Y1과 10진 계수기 4개로 이루어진 회로이며, 10 MHz 발진기를 사용하여 이를 분주하여 1 kHz의 파형을 구현하였고, 10진 계수기 4개를 사용하여 1/10 계수기를 결선하면 10 MHz →1 MHz→100 kHz→10 kHz→1 kHz의 과정을 거쳐서 10진 계수기 소자 A4의 12번 단자에서 진폭이 3.3 V인 1 kHz의 구형파를 얻도록 한 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
3. 제 1항에 있어서, 상기 펄스 폭 조정기는 단안정기(monostable multivibrator) U1, 가변저항 VR1, 캐패시터 C5, C7, C18, 다이오드 D1, 제너다이오드 D2로 이루어진 회로이며, 펄스 폭(tw)은 수학식에 의해서 결정되며, 상기 펄스 폭(tw)의 수학식 tw = 0.7×VR 1 ×C 7 이고, 여기서, VR1은 가변저항의 저항 값, C7은 캐패시터의 캐패시턴스 값인 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
4. 제 1항에 있어서, 상기 진폭조정기1는 반전가산기 U2와 가변저항 VR3, 저항 R1, 캐패시터 C8로 이루어진 회로이고, 진폭조정기2는 반전가산기 U4와 가변저항 VR4, 저항 R5, 캐패시터 C13로 이루어진 회로이며, 증폭기 U2와 U4는 동일한 기능을 수행하고, 증폭기 U4의 단자 6에서 출력되는 펄스(Vpnon) 는 진폭조정기2 회로의 증폭기 U4 출력펄스의 진폭이 - 1 V가 되도록 결정하는 수식이고, 이 때 저항 R5와 가변저항 VR4의 값으로 결정하며, 진폭조정기2 회로는 오프셋 전압 없이 - 1 V의 펄스를 생성하는데, 원하는 1.0 V의 진폭을 얻을 수 있으며, 상기 펄스(Vpnon)이 음의 신호이고, 증폭기 U2의 단자 6에서 출력되는 펄스(Vpoffset) 은 진폭조정기1 회로의 U2 증폭기 출력펄스의 진폭이 -1 V가 되도록 결정하는 수식이며, 이 때, 저항 R1과 가변저항 VR3의 값으로 결정하며, 진폭조정기1 회로에 의해 오프셋전압 -1.5 V를 기준으로 -1 V의 펄스를 생성하는 것이며, 여기서, Vp는 단안정기를 이용한 1.0 μs 펄스 폭 조정기 회로의 출력이고, R1, R5는 펄스의 진폭조정을 위한 귀환저항이며, VR3, VR4는 펄스의 진폭을 1 V로 정확하게 조정하기 위한 가변저항인 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
5. 제 1항에 있어서, 상기 오프셋 전압조정기의 증폭기 U2는 반전가산기2의 증폭기 U4와 동일하게 출력펄스의 진폭을 -1 V로 만들기 위한 회로이나, 상기 오프셋 전압조정기의 증폭기 U2는 오프셋전압 - 1.5 V를 생성하는 회로이고, 반전가산기2의 증폭기 U4는 오프셋전압이 없는 회로이며, 오프셋 전압조정기의 증폭기 U2는 음(-)의 DC 전압을 동반해야 하므로 저항 R1, 가변저항 VR3, 캐패시터 C8 C10, C12 외에 가변저항 VR2, 저항 R2를 추가한 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
6. 제 1항에 있어서, 상기 오프셋 전압조정기의 회로에서, 전원 전압 +5 V에서 일정한 전압을 취하여 증폭기 U2를 통해 음의 오프셋전압 -1.5 V를 획득하기 위한 가변저항 VR2에 의하여 생성되는 DC 전압을 VDC라면, 이에 의하여 증폭기 U2에서 출력되는 DC 전압은 V'DC이고, 로서 음(-)의 오프셋 전압을 얻을 수 있는 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
7. 제 1항에 있어서, 상기 반전가산기1과 반전가산기2 회로는 펄스 폭 조정회로에서 얻어진 펄스 피크전압이 +1.0 V이고, 펄스시간이 1.0 ㎲인 펄스 파형의 피크전압(Vp)의 크기와 오프셋 전압을 조정하여 반전시켜 음의 전하 펄스를 만들기 위한 회로인 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
8. 제 1항에 있어서, 상기 반전가산기1과 반전가산기2 회로에서, 오프셋 조정기와 오프셋 전압은 와 인 것이며, 여기서, Vp는 단안정기를 이용한 1.0 μs 펄스 폭 조정기 회로의 출력이고, R1, R5는 펄스의 진폭조정을 위한 귀환저항이며, VR3, VR4는 펄스의 진폭을 1 V로 정확하게 조정하기 위한 가변저항인 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
9. 제 1항에 있어서, 상기 드라이버1과 드라이버2 회로는 증폭기 U3, U5, 저항 R3, R4, R6, R7, 캐패시터 C9, C10, C14, C15로 이루어진 회로인 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.
10. 제 1항에 있어서, 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치는 원자력발전소의 방사선검출기의 전치증폭회로 테스트용 입력신호 발생분야에 적용할 수 있는 것을 포함함을 특징으로 하는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치.

Description

방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치{A device for simulation signals for preamplifier circuit testing of radiation detector} 본 발명은 주파수 계수기, 펄스폭 조정기, 진폭조정기1, 진폭조정기2, 오프셋 전압조정기, 반전가산기1, 반전가산기2, 드라이버1, 드라이버2로 전치증폭회로 테스트용 입력신호 발생 장치를 구성함으로써, 원자력발전소에서 사용하는 특수 방사선검출기나 일반적으로 사용하는 방사선검출기의 성능에 직접적인 영향을 미치는 전치증폭회로를 시험하거나 정비할 수 있고, 실제 회로와 장치를 개발하여 원자력발전소에서 사용하는 특수 검출기인 오프셋 전압을 이용한 전치증폭회로와 일반 상용 방사선검출기의 전치증폭회로에 입력신호를 생성하여 각각의 출력신호를 확인하고 성능을 검증함으로써, 개발 장치의 성능을 입증할 수 있는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치에 관한 기술이다. 일반적으로 방사선을 측정하기 위해서는 방사선과 물질과의 상호작용을 이용한 방사선검출기를 사용하게 되며 방사선의 특성에 따라 검출기를 선정한다. 더불어 원자력발전소에서 출력을 측정하고 조절하는 노외중성자속 감시계통 특수 용도의 중성자 검출기나 일반적으로 사용하는 방사선검출기에서는 대부분 전치증폭회로를 함께 사용한다. 방사선검출기로부터 출력되는 신호는 매우 미약한 전하 펄스이며, 검출기의 임피던스(impedance)도 극히 높다. 따라서 검출기의 임피던스가 낮은 회로나 긴 신호케이블 등을 직접 연결하게 되면, 방사선 검출 펄스를 효율적으로 계수하거나 분석할 수 없을 뿐 아니라, 펄스 파형 자체도 일그러진다. 따라서 검출기와 가까운 곳에 입력 임피던스를 맞추고 미약한 전하 펄스를 적분하여 전압 펄스로 변환하며 증폭시킨 후 저출력 임피던스 회로로 신호를 송출하는 전치증폭회로가 반드시 필요하다. 즉, 방사선을 검출하는데 전치증폭회로는 방사선검출기의 측정 정확도를 결정하는 중요 장치로 정기적 점검이 필수적인 중요 설비인 것이다. 이 장치를 점검하기 위해서는 방사선검출기를 직접 연결하여 방사선원을 이용한 검출기 신호 상태를 정확히 점검하거나, 방사선원을 사용하지 못할 경우, 방사선검출기의 모의 출력신호(simulation signal)를 만들어 전치증폭회로에 입력신호로 넣어야 한다. 방사선검출기의 출력신호, 즉 전치증폭회로의 입력신호는 검출기 특성상 음전하 또는 음전류의 형태이다. 그러므로 전치증폭회로의 기능과 성능을 검증하기 위해서는 이와 유사한 신호특성을 가진 신호발생기를 사용해야 하는데, 일반적인 상용 신호발생기(Function Generator)는 양의 전압을 기준으로 신호를 생성하기 때문에 필요한 모의신호를 만들기 어렵다. 또 방사선검출기의 출력신호가 매우 예민한 아날로그 신호이기 때문에 디지털 신호로 입력신호를 생성하는 것도 여의치 않다. 입력신호가 0 일 때도 출력이 발생하는 오프셋 전압을 사용하는 원자력발전소의 중성자검출기와 같은 특수 검출기용 전치증폭회로의 경우, 아래 그림과 같이 오프셋 전압이 -1.5 V, 주파수 1 kHz, 펄스 폭 1 μs, 펄스 크기는 - 1.0 V인 펄스를 입력하면 상기와 같은 출력파형이 나와야 한다고 권고한다. 또, 일반적으로 사용하는 방사선검출기의 전치증폭회로의 경우, 아래 그림과 같이 주파수 1 kHz, 펄스 폭 1 μs, 펄스 크기 - 1 V의 신호를 입력하면, 출력파형이 아래 그림과 같이 나와야 한다고 규정되어 있다. 그런데 기존에 사용하는 상용 함수발생기의 경우, 현실적으로 양의 전압테스트 파형을 생성하는 특성상 상기와 같은 음의 펄스를 생성하여 전치증폭회로의 성능을 테스트하기가 쉽지 않아 무리하게 양의 입력 펄스를 인가하여 측정하게 되면 도 1에 도시한 바와 같이, 출력파형이 발진하게 된다. 이러한 문제 때문에 응답 특성이 민감한 전치증폭회로의 성능을 시험할 경우, 테스트 펄스를 만드는 데에 세심한 노력을 기울이고 있으나 지금까지 만족할 만한 방법이 없었다. 그러므로 원자력발전소에서 사용하는 특수 방사선검출기나 일반적으로 사용하는 방사선검출기의 성능에 직접적인 영향을 미치는 전치증폭회로를 시험하거나 정비할 수 있고, 실제 회로와 장치를 개발하여 원자력발전소에서 사용하는 특수 검출기인 오프셋 전압을 이용한 전치증폭회로와 일반 상용 방사선검출기의 전치증폭회로에 입력신호를 생성하여 각각의 출력신호를 확인하고 성능을 검증할 수 있는 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치의 개발이 절실히 요구되고 있는 실정이다. 도 1은 종래의 양의 입력 펄스를 인가하여 출력 파형이 발진하는 모습을 나타낸 도면. 도 2는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성을 나타낸 블록도. 도 3은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성을 회로도로 나타낸 도면. 도 4는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 주파수계수기 회로를 나타낸 도면. 도 5는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 주파수계수기의 출력 파형을 나타낸 도면. 도 6은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 펄스폭 조정기에서 단안정기를 이용한 1.0 ㎲ 펄스 생성 회로를 나타낸 도면. 도 7은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 펄스폭 조정기에서 단안정기를 이용한 1.0 ㎲ 펄스 파형을 나타낸 도면. 도 8은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 진폭조정기1과 진폭조정기2 회로를 나타낸 도면. 도 9는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 오프셋 전압조정기의 회로를 나타낸 도면. 도 10은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 반전가산기1과 반전가산기2 회로를 나타낸 도면. 도 11은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 반전가산기1과 반전가산기2 회로의 출력 파형을 나타낸 도면. 도 12는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 드라이버1과 드라이버2 회로를 나타낸 도면. 도 13은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 드라이버1과 드라이버2 회로의 실제 출력 파형을 나타낸 도면. 도 14는 본 발명의 일실시예에 따른 음의 입력 펄스로 확인된 전치증폭회로의 실제 출력 파형을 나타낸 도면. 도 15는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생장치의 제품 모습을 나타낸 도면. 이하 첨부된 도면과 함께 본 발명의 바람직한 실시 예를 살펴보면 다음과 같은데, 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이며, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 발명인 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치를 설명하는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예에 따른 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치를 상세하게 설명한다. 도 2는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성을 나타낸 블록도이고, 도 3은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성을 회로도로 나타낸 도면이며, 도 4는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 주파수계수기 회로를 나타낸 도면이고, 도 5는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 주파수계수기의 출력 파형을 나타낸 도면이며, 도 6은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 펄스폭 조정기에서 단안정기를 이용한 1.0 ㎲ 펄스 생성 회로를 나타낸 도면이고, 도 7은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 펄스폭 조정기에서 단안정기를 이용한 1.0 ㎲ 펄스 파형을 나타낸 도면이며, 도 8은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 진폭조정기1과 진폭조정기2 회로를 나타낸 도면이고, 도 9는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 오프셋 전압조정기의 회로를 나타낸 도면이며, 도 10은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 반전가산기1과 반전가산기2 회로를 나타낸 도면이고, 도 11은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 반전가산기1과 반전가산기2 회로의 출력 파형을 나타낸 도면이며, 도 12는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 드라이버1과 드라이버2 회로를 나타낸 도면이고, 도 13은 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생 장치의 구성 중 드라이버1과 드라이버2 회로의 실제 출력 파형을 나타낸 도면이며, 도 14는 본 발명의 일실시예에 따른 음의 입력 펄스로 확인된 전치증폭회로의 실제 출력 파형을 나타낸 도면이고, 도 15는 본 발명의 일실시예에 따른 전치증폭회로 테스트용 입력신호 발생장치의 제품 모습을 나타낸 도면이다. 도 2 내지 도 15에 도시한 바와 같이, 본 발명인 방사선검출기의 전치증폭회로 테스트용 입력신호 발생 장치는 고주파(higher frequency)의 발진기를 이용하여 원하는 1 kHz의 펄스 주파수를 얻기 위해 사용하는 주파수 계수기(01)와; 상기 주파수 계수기(01)에서 얻은 최종 파형의 펄스 폭이 500 ㎲인 구형파(矩形波)이므로 이를 펄스 폭 1.0 ㎲로 변환하는 펄스 폭 조정기(02)와; 상기 펄스 폭 조정기(0