KR-102961609-B1 - 복수의 장벽들, 이중 변환 이득 및 낮은 영역을 갖는 자체 교정 장벽 변조 픽셀

KR102961609B1KR 102961609 B1KR102961609 B1KR 102961609B1KR-102961609-B1

Abstract

픽셀 배열이 제공되며, 픽셀 배열은 전자기 방사를 변환함으로써 전하 캐리어들을 축적하도록 구성된 포토 검출기, 포토 검출기에 전기적으로 커플링된 트랜스퍼 트랜지스터, 트랜스퍼 트랜지스터에 전기적으로 커플링된 확산 노드, 확산 노드 및 픽셀 공급 전압에 전기적으로 커플링된 리셋 트랜지스터, 적어도 제1 커패시터 및 제2 커패시터를 포함하는 샘플 및 유지 스테이지 ― 샘플 및 유지 스테이지의 입력은 증폭기를 통해 확산 노드에 전기적으로 커플링됨 ― 를 포함하고, 트랜스퍼 트랜지스터는 축적된 전하 캐리어들의 일부들을 확산 노드로 전달하기 위해 상이한 전압 레벨들로 펄스화되도록 구성되고, 적어도 제2 커패시터는 축적된 전하 캐리어들의 제1 부분을 나타내는 낮은 변환 이득 신호를 저장하도록 구성되고, 제1 커패시터는 축적된 전하 캐리어들의 나머지 부분을 나타내는 높은 변환 이득 신호를 저장하도록 구성된다. 추가로, 픽셀 배열을 동작시키는 방법 및 픽셀 배열을 포함하는 이미지 센서가 제공된다.

Inventors

로이드, 덴버
샤코니, 아디
존슨, 스콧

Assignees

에이엠에스 센서스 유에스에이 인코포레이티드
에이엠에스 센서스 벨지움 비브이

Dates

Publication Date: 20260506
Application Date: 20220810
Priority Date: 20210810

Claims (20)

픽셀 배열(10)로서, 전자기 방사를 변환함으로써 전하 캐리어들을 축적하도록 구성된 포토 검출기(20), 상기 포토 검출기(20)에 전기적으로 커플링된 트랜스퍼 트랜지스터(30), 상기 트랜스퍼 트랜지스터(30)에 전기적으로 커플링된 확산 노드(42), 상기 확산 노드(42) 및 픽셀 공급 전압(VDD: pixel supply voltage)에 전기적으로 커플링된 리셋 트랜지스터(50), 적어도 제1 커패시터(70) 및 제2 커패시터(80)를 포함하는 샘플 및 유지(sample-and-hold) 스테이지 ― 상기 샘플 및 유지 스테이지의 입력은 증폭기(60)를 통해 상기 확산 노드(42)에 전기적으로 커플링됨 ― 를 포함하고, 상기 트랜스퍼 트랜지스터(30)는 축적된 전하 캐리어들의 일부들을 상기 확산 노드(42)로 전달하기 위해 상이한 전압 레벨들로 펄스화되도록 구성되고, 적어도 상기 제2 커패시터(80)는 상기 축적된 전하 캐리어들의 제1 부분을 나타내는 제1 변환 이득 신호를 저장하도록 구성되고, 상기 제1 커패시터(70)는 상기 축적된 전하 캐리어들의 나머지 부분을 나타내는 제2 변환 이득 신호를 저장하도록 구성되고, 상기 제1 변환 이득 신호는 상기 제2 변환 이득 신호에 대한 기준 레벨로서 사용 가능하여, 상관된 이중 샘플링을 가능하게 하는, 픽셀 배열(10).
제1 항에 있어서, 상기 제1 변환 이득 신호 및 상기 제2 변환 이득 신호는 공통 노이즈 레벨을 포함하고, 그리고 상기 제2 변환 이득 신호는 픽셀 특정 니 포인트(knee point) 값에 따라 픽셀 출력 신호를 조정하기 위한 교정 레벨을 나타내는, 픽셀 배열(10).
제1 항에 있어서, 이중 변환 이득 트랜지스터(140), 및 이중 변환 이득 커패시터(150)를 더 포함하고, 상기 이중 변환 이득 트랜지스터(140)는 상기 확산 노드(42)를 상기 이중 변환 이득 커패시터(150)의 단자 노드에 연결하고, 상기 리셋 트랜지스터(50)는 상기 단자 노드 및 상기 이중 변환 이득 트랜지스터(140)를 통해 상기 확산 노드(42)에 전기적으로 커플링되는, 픽셀 배열(10).
제1 항에 있어서, 적어도 2 개의 스위칭 트랜지스터들(90, 100)을 더 포함하고, 각각의 스위칭 트랜지스터(90, 100)는 상기 샘플 및 유지 스테이지의 개개의 커패시터(70, 80)에 할당되고, 상기 개개의 커패시터(70, 80)의 단자 노드를 상기 샘플 및 유지 스테이지의 입력에 커플링하는, 픽셀 배열(10).
제1 항에 있어서, 상기 샘플 및 유지 스테이지는 정확히 2 개의 커패시터들(70, 80)을 포함하는, 픽셀 배열(10).
제1 항에 있어서, 상기 샘플 및 유지 스테이지는 사전 결정된 개수의 추가 커패시터들(75)을 더 포함하고, 상기 추가 커패시터들(75)의 각각은 상기 축적된 전하 캐리어들의 추가 부분을 나타내는 추가 신호를 저장하도록 구성되는, 픽셀 배열(10).
제1 항에 있어서, 상기 샘플 및 유지 스테이지의 출력에 커플링된 추가 증폭기(110), 및 선택 트랜지스터(120)를 더 포함하고, 상기 선택 트랜지스터(120)는 상기 추가 증폭기(110)를 열 버스(column bus)(130)에 전기적으로 연결하는, 픽셀 배열(10).
제1 항에 따른 픽셀 배열(10)을 포함하는 이미지 센서(200).
픽셀 배열(10)을 동작시키는 방법으로서, 노출 기간(EP: exposure period) 동안: 제1 적분 기간(T1)에, 상기 픽셀 배열(10)에 포함된 포토 검출기(20)로 전하 캐리어들을 축적하는 단계, 상기 제1 적분 기간(T1)의 끝에서, 상기 축적된 전하 캐리어들의 일부를 확산 노드(42)로 전달하기 위해 트랜스퍼 트랜지스터(30)를 제1 전압 레벨(V1)로 펄스화하는 단계 ― 상기 일부는 공급 전압(VDD)으로 드레이닝(draining)되도록 구성됨 ―, 제2 적분 기간(T2)에, 상기 포토 검출기(20)로 전하 캐리어들을 계속하여 축적하는 단계, 및 저장 기간(FS) 동안: 상기 축적된 전하 캐리어들의 제1 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 상기 제1 전압 레벨(V1)로 펄스화하는 단계, 상기 확산 노드(42)에 커플링된 적어도 제2 커패시터(80) 상에 상기 축적된 전하 캐리어들의 상기 제1 부분을 나타내는 제1 변환 이득 신호를 저장하는 단계, 상기 축적된 전하 캐리어들의 나머지 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 전체 전압 레벨(Vf)로 펄스화하는 단계, 상기 확산 노드(42)에 커플링된 제1 커패시터(70) 상에 상기 축적된 전하 캐리어들의 나머지 부분을 나타내는 제2 변환 이득 신호를 저장하는 단계, 판독 기간(RO) 동안: 상기 제1 커패시터(70) 및 상기 제2 커패시터(80) 상에 저장된 상기 제1 변환 이득 신호 및 상기 제2 변환 이득 신호를 판독하는 단계, 및 상기 제1 변환 이득 신호를 상기 제2 변환 이득 신호에 대한 기준 레벨로서 사용하여, 상관된 이중 샘플링을 수행하는 단계를 포함하는, 방법.
제9 항에 있어서, 상기 노출 기간(EP) 동안, 상기 제2 적분 기간(T2) 후에: 상기 트랜스퍼 트랜지스터(30)를 개개의 추가 전압 레벨(V2, V3)로 적어도 한 번 추가로 펄스화하는 단계를 더 포함하고, 각각의 추가 펄스화로 상기 축적된 전하 캐리어들의 추가 부분이 픽셀 공급 전압(VDD)으로 드레이닝되도록 구성되고, 그리고 각각의 추가 펄스화 후에, 개개의 추가 적분 기간(T3, T4)에, 상기 포토 검출기(20)로 전하 캐리어들을 추가로 계속하여 축적하는, 방법.
제10 항에 있어서, 상기 노출 기간 동안 연속적인 펄스들이 인가되는 전압 레벨들(V1, V2, V3)은 펄스별로 동일하거나 감소하는, 방법.
제9 항 또는 제10 항에 있어서, 상기 노출 기간(EP) 동안 펄스화 후의 적분 기간들(T1, T2, T3, T4)은 적분 기간별로 감소하는, 방법.
제9 항에 있어서, 상기 제2 변환 이득 신호는 상기 축적된 전하 캐리어들의 상기 나머지 부분에 기초한 교정 레벨을 나타내는, 방법.
제13 항에 있어서, 상기 교정 레벨에 기초하여 결정되는 픽셀 특정 니 포인트 값에 따라 상기 제1 변환 이득 신호 및 상기 제2 변환 이득 신호 중 적어도 하나에 기초하여 픽셀 출력 신호를 조정하는 단계를 더 포함하는, 방법.
제9 항에 있어서, 상기 제1 변환 이득 신호를 판독하는 단계는 이중 델타(double delta) 샘플링을 포함하는, 방법.
제10 항에 있어서, 상기 저장 기간(FS) 동안: 상기 축적된 전하 캐리어들의 추가 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 상기 개개의 추가 전압 레벨로 펄스화하는 단계, 및 상기 확산 노드(42)에 커플링된 추가 커패시터(75) 상에 상기 축적된 전하 캐리어들의 상기 추가 부분을 나타내는 추가 신호를 저장하는 단계를 더 포함하는, 방법.
제14 항에 있어서, 상기 노출 기간(EP) 동안, 상기 제2 적분 기간(T2) 후에: 상기 트랜스퍼 트랜지스터(30)를 개개의 추가 전압 레벨(V2, V3)로 적어도 한 번 추가로 펄스화하는 단계, 상기 저장 기간(FS) 동안: 상기 축적된 전하 캐리어들의 추가 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 상기 개개의 추가 전압 레벨로 펄스화하는 단계, 및 상기 확산 노드(42)에 커플링된 추가 커패시터(75) 상에 상기 축적된 전하 캐리어들의 상기 추가 부분을 나타내는 추가 신호를 저장하는 단계를 더 포함하고, 상기 추가 신호는 상기 축적된 전하 캐리어들의 상기 추가 부분에 기초한 추가 교정 레벨을 나타내고, 그리고 상기 픽셀 출력 신호를 조정하는 단계는 상기 추가 교정 레벨에 기초하여 결정되는 추가 픽셀 특정 니 포인트 값에 따라 수행되는, 방법.
제16 항에 있어서, 상기 판독 기간(RO) 동안: 상기 추가 커패시터(75) 상에 저장된 상기 추가 신호를 판독하는 단계를 더 포함하고, 상기 추가 신호를 판독하는 단계는 상관된 이중 샘플링을 포함하는, 방법.
픽셀 배열(10)을 동작시키는 방법으로서, 노출 기간(EP) 동안, 상기 픽셀 배열(10)에 포함된 포토 검출기(20)로 전하 캐리어들을 축적하고, 상기 축적 동안: 상기 축적된 전하 캐리어들의 일부를 확산 노드(42)로 전달하기 위해 트랜스퍼 트랜지스터(30)를 제1 전압 레벨(V1)로 첫 번째로 펄스화하는 단계 ― 상기 일부는 공급 전압(VDD)으로 드레이닝되도록 구성됨 ―, 상기 축적된 전하 캐리어들의 제1 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 상기 제1 전압 레벨(V1)로 두 번째로 펄스화하는 단계, 및 상기 확산 노드(42)에 커플링된 적어도 제2 커패시터(80) 상에 상기 축적된 전하 캐리어들의 상기 제1 부분을 나타내는 제1 변환 이득 신호를 저장하는 단계, 상기 노출 기간(EP)의 끝에서, 상기 축적된 전하 캐리어들의 나머지 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 전체 전압 레벨(Vf)로 펄스화하는 단계, 상기 전체 전압 레벨(Vf)로 펄스화하는 단계 후에, 상기 확산 노드(42)에 커플링된 제1 커패시터(70) 상에 상기 축적된 전하 캐리어들의 나머지 부분을 나타내는 제2 변환 이득 신호를 저장하는 단계, 판독 기간(RO) 동안, 상기 제1 커패시터(70) 및 상기 제2 커패시터(80) 상에 저장된 상기 제1 변환 이득 신호 및 상기 제2 변환 이득 신호를 판독하는 단계, 및 상기 제1 변환 이득 신호를 상기 제2 변환 이득 신호에 대한 기준 레벨로서 사용하여, 상관된 이중 샘플링을 수행하는 단계를 수행하는 단계 를 포함하는, 방법.
제19 항에 있어서, 상기 제1 전압 레벨(V1)로의 상기 첫 번째로 펄스화하는 단계 이후 및 상기 제1 전압 레벨(V1)로의 상기 두 번째로 펄스화하는 단계 이전에, 상기 축적된 전하 캐리어들의 개개의 추가 부분을 상기 확산 노드(42)로 전달하기 위해 상기 트랜스퍼 트랜지스터(30)를 개개의 추가 전압 레벨(V2, V3)로 적어도 한 번 추가로 펄스화하는 단계를 더 포함하고, 상기 추가 부분은 상기 공급 전압(VDD)으로 드레이닝되도록 구성되는, 방법.

Description

복수의 장벽들, 이중 변환 이득 및 낮은 영역을 갖는 자체 교정 장벽 변조 픽셀 [0001] 본 출원은 2021년 11월 10일자로 출원된 미국 가출원 제63/263,861호 및 2021년 8월 10일자로 출원된 독일 특허 출원 제102021120779.7호의 이익을 주장하며, 이들은 그 전체가 참조로 본원에 통합된다. [0002] 본 발명은 픽셀 배열, 이미지 센서 및 픽셀 배열을 동작시키는 방법에 관한 것이다. [0003] CMOS 이미지 센서들은 카메라 모듈들, 스마트폰들, 태블릿 컴퓨터들, 랩탑들 등과 같은 광범위한 애플리케이션들에 사용된다. 일부 애플리케이션들의 경우 예를 들어, 85 dB 초과의 높은 동적 범위(HDR: high dynamic range)가 필요하다. 동적 범위(DR: dynamic range)는 한 측면에서는 낮은 광 조건에서 노이즈 플로어(noise floor)에 의해 제한되고 다른 측면에서는 높은 광 조건들에서 포화 효과들로 인해 제한된다. 추가로, 이러한 이미지 센서들에 포함되는 픽셀들의 크기는 작게 유지되어야 한다. [0004] 달성하고자 하는 목적은 높은 동적 범위를 갖는 픽셀 배열 및 이러한 픽셀 배열을 동작시키기 위한 방법을 제공하는 것이다. 달성되어야 할 추가 목적은 높은 동적 범위를 갖는 픽셀 배열을 포함하는 이미지 센서를 제공하는 것이다. [0005] 이러한 목적들은 독립 청구항들의 주제로 달성된다. 추가적인 개발들 및 실시예들은 종속 청구항들에 설명된다. [0006] 본원 및 이하에서, "픽셀" 및 "픽셀 배열"이라는 용어는 다른 픽셀들과 함께 매트릭스라고도 칭하는 2차원 어레이로 배열될 수 있는 수광 요소를 지칭한다. 어레이의 픽셀들은 행들과 열들로 배열된다. "행(row)"과 "열(column)"이라는 용어들은 픽셀 어레이의 배향에만 의존하기 때문에 상호 교환 가능하게 사용될 수 있다. 픽셀은 또한 픽셀로 들어오고 픽셀로부터 나가는 신호들을 제어하기 위한 회로를 포함할 수 있다. 따라서, 픽셀은 소위 능동 픽셀을 형성할 수 있다. 픽셀은 임의의 파장 범위의 광을 수신할 수 있다. "광(light)"이라는 용어는 예를 들어, 적외선(IR) 방사, 자외선(UV) 방사 및 가시(VIS)광을 포함하여 일반적으로 전자기 방사를 지칭할 수 있다. [0007] 일 실시예에서, 픽셀 배열은 전자기 방사를 변환함으로써 전하 캐리어들을 축적하도록 구성된 포토 검출기를 포함한다. 픽셀 배열은 글로벌 셔터 픽셀, 특히 VGS 픽셀로 약칭되는 전압 영역 글로벌 셔터 픽셀을 형성할 수 있다. 픽셀이 롤링 셔터 픽셀을 형성하는 것도 가능하다. 포토 검출기는 특히 포토다이오드 또는 핀형 포토다이오드일 수 있다. 포토다이오드는 기판, 특히 반도체 기판에 배열될 수 있다. [0008] 일 실시예에서, 픽셀 배열은 포토 검출기에 전기적으로 커플링된 트랜스퍼 트랜지스터를 포함한다. 일 실시예에서, 픽셀 배열은 트랜스퍼 트랜지스터에 전기적으로 커플링된 확산 노드를 포함한다. 트랜스퍼 트랜지스터는 스위치를 형성한다. 트랜스퍼 트랜지스터의 제1 단자는 포토 검출기에 연결되고, 트랜스퍼 트랜지스터의 제2 단자는 확산 노드에 연결된다. 트랜스퍼 트랜지스터의 게이트에 전달 신호를 인가함으로써 전하 캐리어들이 포토 검출기로부터 확산 노드를 향하여 확산될 수 있다. 확산 노드는 플로팅 확산(floating diffusion) 노드, 약어로 FD 노드일 수 있다. FD 노드는 전하 캐리어들을 일시적으로 저장하기 위한 커패시턴스를 포함할 수 있다. 이하에서, FD 노드와 확산 노드라는 용어들은 동의어로 사용된다. [0009] 일 실시예에서, 픽셀 배열은 확산 노드 및 픽셀 공급 전압에 전기적으로 커플링된 리셋 트랜지스터를 포함한다. 리셋 트랜지스터는 FD 노드를 리셋하기 위해 제공된다. 리셋 트랜지스터는 스위치를 형성한다. 리셋 트랜지스터의 제1 단자는 픽셀 공급 전압에 연결되고 제2 단자는 FD 노드에 커플링된다. 리셋 트랜지스터의 게이트에 리셋 신호를 인가함으로써 임의의 리던던트(redundant) 전하 캐리어들이 픽셀 공급기로 드레이닝(draining)된다. [0010] 일 실시예에서, 픽셀 배열은 적어도 제1 커패시터와 제2 커패시터를 포함하는 샘플 및 유지 스테이지(sample-and-hold stage)를 포함한다. 샘플 및 유지 스테이지의 입력은 증폭기를 통해 확산 노드에 전기적으로 커플링된다. 샘플 및 유지 스테이지는 S/H 스테이지로 약칭될 수 있다. 제1 커패시터 및 제2 커패시터는 S/H 커패시터들로 칭할 수 있다. 증폭기는 S/H 스테이지에 포함될 수 있다. 증폭기는 소스 팔로워(source follower)로도 알려진 공통-드레인 증폭기로서 형성될 수 있다. 소스 팔로워의 게이트 단자는 FD 노드에 연결되며 증폭기의 입력 단자 역할을 한다. 공통 단자는 공급 전압에 연결될 수 있다. FD 노드에서의 전하 신호에 기초하여 증폭기의 출력 단자에서 증폭된 신호가 생성된다. 증폭기는 전압 버퍼로서 사용될 수 있다. 증폭기는 신호를 버퍼링하여 추가 픽셀 구성 요소들로부터 FD 노드를 커플링 해제하도록 구성될 수 있다. 커패시터들은 스위칭 트랜지스터들을 통해 증폭기의 출력 단자에 전기적으로 커플링된다. 커패시터들은 동일하거나 유사한 커패시턴스를 가질 수 있다. [0011] 일 실시예에서, 트랜스퍼 트랜지스터는 축적된 전하 캐리어들의 일부들을 확산 노드로 전달하기 위해 상이한 전압 레벨들로 펄스화되도록 구성된다. 상이한 전압 레벨들은 부분적인 전압 레벨들일 수 있다. 따라서, 포토 검출기와 확산 노드 사이의 전위 장벽이 수정되거나 변조될 수 있다. 따라서, 픽셀 배열은 장벽 변조에 사용될 수 있다. 장벽에 따라, 축적된 전하 캐리어들의 일부들이 장벽을 극복하고 확산 노드로 전달될 수 있다. [0012] 일 실시예에서, 적어도 제2 커패시터는 축적된 전하 캐리어들의 제1 부분을 나타내는 낮은 변환 이득 신호를 저장하도록 구성된다. 낮은 변환 이득 신호는 LCG 신호로 지칭될 수 있다. LCG 신호는 제2 커패시터 상에 저장되거나 제1 커패시터 및 제2 커패시터 모두에 재분배될 수 있다. LCG 신호는 낮은 이득으로 생성된 신호를 지칭한다. 이는 신호가 축적된 전하 캐리어들의 일부, 특히 제1 부분에만 기초한다는 것을 의미할 수 있다. 이는 또한 LCG 신호가 추가로 감쇠된다는 것을 의미할 수 있다. [0013] 일 실시예에서, 제1 커패시터는 축적된 전하 캐리어들의 나머지 부분을 나타내는 높은 변환 이득 신호를 저장하도록 구성된다. 높은 변환 이득 신호는 HCG 신호로 지칭될 수 있다. HCG 신호는 제1 커패시터 상에 저장된다. HCG 신호는 높은 이득으로 생성된 신호를 지칭한다. 이는 신호가 주요 부분일 수 있는 축적된 전하 캐리어들의 나머지 부분에 기초한다는 것을 의미할 수 있다. 이는 또한 HCG 신호가 추가로 증폭됨을 의미할 수 있다. [0014] 픽셀 배열 장벽은 트랜스퍼 게이트의 장벽 변조를 이용한다. 장벽 변조에 의해, 픽셀 배열의 동적 범위가 증가될 수 있다. 추가로, 픽셀 배열의 이러한 기능을 실현하기 위해 2 개의 커패시터들만 필요하다. 이는 픽셀 배열이 낮은 면적을 갖도록 허용한다. [0015] 일 실시예에서, 픽셀 배열은 전자기 방사를 변환함으로써 전하 캐리어들을 축적하도록 구성된 포토 검출기, 포토 검출기에 전기적으로 커플링된 트랜스퍼 트랜지스터, 트랜스퍼 트랜지스터에 전기적으로 커플링된 확산 노드, 확산 노드 및 픽셀 공급 전압에 전기적으로 커플링된 리셋 트랜지스터, 적어도 제1 커패시터 및 제2 커패시터를 포함하는 샘플 및 유지 스테이지 ― 샘플 및 유지 스테이지의 입력은 증폭기를 통해 확산 노드에 전기적으로 커플링됨 ― 를 포함하고, 여기서 트랜스퍼 트랜지스터는 축적된 전하 캐리어들의 일부들을 확산 노드로 전달하기 위해 상이한 전압 레벨들로 펄스화되도록 구성되고, 적어도 제2 커패시터는 축적된 전하 캐리어들의 제1 부분을 나타내는 낮은 변환 이득 신호를 저장하도록 구성되고, 여기서 제1 커패시터는 축적된 전하 캐리어들의 나머지 부분을 나타내는 높은 변환 이득 신호를 저장하도록 구성된다. [0016] 일 실시예에서, 낮은 변환 이득 신호 및 높은 변환 이득 신호는 공통 노이즈 레벨을 포함한다. 공통 노이즈 레벨은 특히 열 노이즈와 리셋 노이즈로 구성될 수 있다. 따라서, LCG 신호는 HCG 신호에 대한 기준 레벨로서 사용될 수 있다. 이는 HCG가 상관된 이중 샘플링, CDS(correlated double sampling)로 액세스될 수 있음을 의미한다. HCG 신호는 낮은 광 조건들에서 사용되므로, 열 노이즈가 관련 파라미터이다. 이러한 경우, LCG 신호는 어떠한 비디오 정보 없이 노이즈만을 포함할 수 있다. HCG 신호는 LCG 신호에 추가 비디오 신호를 더한 것과 동일할 수 있으며, 여기서 추가 비디오 신호는 노이즈가 없는 순수한 비디오 신호를 나타낼 수 있다. 따라서, HCG 신호의 노이즈는 LCG 신호의 잡음과 상관된다. 열 및 리셋 노이즈는 CDS에 의해 효과적으로 억제될 수 있다. CDS를 수행한다는 것은 HCG 신호에서 LCG 신호를 감산하는 것을 의미할 수 있다. 높은 광 조건들에서, LCG는 추가로 프로세싱된다. 여기서, 광자 샷(photon shot) 노이즈가 높은 조명 레벨들에서 지배적이므로 열 노이즈는 덜 관련된다. 여기서, 이중 델타 샘플링, DDS(double delta sampling)이면 충분하다. 추가 프로세싱을 위해 LCG 신호를 사용할지 또는 HCG 신호를 사용할지는 개개의 진폭 레벨들에 기초하여 결정될 수 있다. [0017] 일 실시예에서, 높은 변환 이득 신호는 픽셀 특정 니 포인트(knee point) 값에 따라 픽셀 출력 신호를 조정하기 위한 교정 레벨을 나타낸다. 따라서, 교정 레벨에 기초하여 결정된 픽셀 특정 니 포인트 값에 따라 LCG 신호 및 HCG 신호에 기초하여 픽셀 출력 신호를 조정하는 것이 가능하다. 장벽 변조 및 HCG 신호의 전압 레벨들을 알면, 장벽에