Search

KR-102961625-B1 - ARRAY SUBSTRATE FOR DIGITAL X-RAY DETECTOR AND THE DIGITAL X-RAY DETECTOR AND MANUFACTURING METHOD OF THE SAME

KR102961625B1KR 102961625 B1KR102961625 B1KR 102961625B1KR-102961625-B1

Abstract

본 발명은 보호층을 사이에 두고 박막 트랜지스터의 제2 전극 상에 금속 차단층을 형성함으로써, 1차적으로는 금속 차단층이, 2차적으로는 보호층이, PIN 다이오드의 식각 공정 시 사용되는 식각 가스 또는 식각 용액이 제2 전극의 미세 균열을 통과하여 박막 트랜지스터의 액티브층에까지 스며드는 것을 감소시킬 수 있다. 또한, 본 발명은 금속 차단층이 PIN 다이오드의 PIN 층이 형성되기 이전에 형성되는 공정 순서를 갖기 때문에, 두꺼운 두께를 갖는 PIN 층의 식각 공정에서 사용되는 식각 가스 또는 식각 용액이 박막 트랜지스터의 액티브층에 스며드는 것을 감소시킬 수 있다.

Inventors

  • 박시형
  • 윤재호
  • 강문수
  • 장동현
  • 김소영

Assignees

  • 엘지디스플레이 주식회사

Dates

Publication Date
20260506
Application Date
20210712

Claims (15)

  1. 베이스 기판; 상기 베이스 기판 상에 있고, 액티브층, 게이트 전극, 제1 전극, 및 제2 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터를 덮는 보호층; 상기 보호층 상에 있고 상기 제1 전극과 연결되며, 화소 전극, PIN 층, 및 상부 전극을 포함하는 PIN 다이오드; 및 상기 보호층 상에 있고 상기 제2 전극과 연결되는 금속 차단층; 을 포함하고, 상기 금속 차단층과 상기 화소 전극은 서로 이격되어 동일한 층 상에 있으며, 상기 금속 차단층은 상기 제2 전극과 상하 방향으로 서로 중첩되도록 배치된, 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  2. 제1항에 있어서, 상기 액티브층과, 상기 제1 전극 및 상기 제2 전극 사이에는 층간 절연층이 있고, 상기 제1 전극 및 상기 제2 전극은 각각 상기 층간 절연층에 있는 제1 컨택홀 및 제2 컨택홀을 통해서 상기 액티브층과 연결되며, 상기 금속 차단층은 상기 제2 컨택홀을 덮도록 배치된 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  3. 제2항에 있어서, 상기 화소 전극은 상기 보호층에 있는 제3 컨택홀을 통해서 상기 제1 전극과 연결되며, 상기 제3 컨택홀은 상기 제1 컨택홀에 대응되도록 위치하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  4. 제2항에 있어서, 상기 금속 차단층은 상기 보호층에 있는 제4 컨택홀을 통해서 상기 제2 전극과 연결되며, 상기 제4 컨택홀은 상기 제2 컨택홀에 대응되도록 위치하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  5. 제1항에 있어서, 상기 제1 전극 및 상기 제2 전극은 복수의 전극층이 적층된 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  6. 제5항에 있어서, 상기 금속 차단층은 몰리브덴(Mo)을 포함하는 전극층을 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  7. 제6항에 있어서, 상기 제1 전극 및 상기 제2 전극은 몰리브덴(Mo)을 포함하는 하나 이상의 전극층을 포함하고, 몰리브덴(Mo)을 포함하는 상기 금속 차단층의 상기 전극층의 두께는 몰리브덴(Mo)을 포함하는 상기 제1 전극 및 상기 제2 전극의 상기 전극층의 두께보다 두꺼운 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 따른 디지털 엑스레이 검출기용 어레이 기판; 및 상기 어레이 기판 상에 배치된 신틸레이터층; 을 포함하는 디지털 엑스레이 검출기.
  9. 베이스 기판 상에 액티브층과 게이트 전극을 형성하는 단계; 상기 액티브층과 상기 게이트 전극 상에 제1 컨택홀과 제2 컨택홀을 포함하는 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 각각 상기 제1 컨택홀과 상기 제2 컨택홀을 통해서 상기 액티브층과 연결되는 제1 전극과 제2 전극을 형성하는 단계; 상기 제1 전극과 상기 제2 전극 상에 제3 컨택홀과 제4 컨택홀을 포함하는 보호층을 형성하는 단계; 상기 보호층 상에 상기 제3 컨택홀을 통해서 상기 제1 전극과 연결되는 화소 전극과, 상기 화소 전극과 이격되고, 상기 제4 컨택홀을 통해서 상기 제2 전극과 연결되는 금속 차단층을 형성하는 단계; 및 상기 화소 전극 상에 PIN 층과 상부 전극을 형성하여 PIN 다이오드를 형성하는 단계; 를 포함하고, 상기 금속 차단층은 상기 제2 컨택홀을 덮도록 형성하여, 상기 제2 전극과 상하 방향으로 서로 중첩되는, 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제9항에 있어서, 상기 금속 차단층과 상기 화소 전극은 동일한 마스크 공정을 이용하여 형성하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제9항에 있어서, 상기 제4 컨택홀은 상기 제2 컨택홀에 대응되도록 형성하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제9항에 있어서, 상기 제1 전극 및 상기 제2 전극은 복수의 전극층을 적층하여 형성하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 제12항에 있어서, 상기 금속 차단층은 몰리브덴(Mo)을 포함하는 전극층을 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  14. 제13항에 있어서, 상기 제1 전극 및 상기 제2 전극은 몰리브덴(Mo)을 포함하는 하나 이상의 전극층을 포함하고, 몰리브덴(Mo)을 포함하는 상기 금속 차단층의 상기 전극층의 두께는 몰리브덴(Mo)을 포함하는 상기 제1 전극 및 상기 제2 전극의 상기 전극층의 두께보다 두껍게 형성하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판의 제조 방법.
  15. 제9항 내지 제14항 중 어느 한 항의 제조 방법에 따라 디지털 엑스레이 검출기용 어레이 기판을 형성하는 단계; 및 상기 어레이 기판 상에 신틸레이터층을 형성하는 단계; 를 포함하는 디지털 엑스레이 검출기의 제조 방법.

Description

디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법 {ARRAY SUBSTRATE FOR DIGITAL X-RAY DETECTOR AND THE DIGITAL X-RAY DETECTOR AND MANUFACTURING METHOD OF THE SAME} 본 명세서는 PIN 다이오드 형성 공정에 의해서 발생될 수 있는 박막 트랜지스터의 액티브층의 손상을 감소시킬 수 있는 디지털 엑스레이 검출기용 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법에 관한 것이다. 엑스레이(X-ray)는 단파장이기 때문에 피사체를 쉽게 투과할 수 있다. 엑스레이의 투과량은 피사체 내부의 밀도에 따라 결정된다. 따라서 피사체를 투과한 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있다. 의학용으로 사용되고 있는 엑스레이 검사방법 중 하나로 필름인화방식이 있다. 하지만 필름인화방식의 경우 필름 촬영 후 인화 과정을 거쳐야 결과물을 확인할 수 있기 때문에, 결과물을 확인하기까지 많은 시간이 소요된다. 특히 필름인화방식의 경우 인화된 필름의 보관 및 보존에 있어서 많은 어려움이 있다. 이에 따라 최근에는 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 엑스레이 검출기(Digital X-ray Detector; DXD)가 개발되어 의학용으로 많이 사용되고 있다. 디지털 엑스레이 검출기는 피사체를 투과한 엑스레이의 투과량을 검출하여, 물체의 내부 상태를 디스플레이를 통해 외부로 표시하는 장치를 말한다. 따라서 디지털 엑스레이 검출기는 별도의 필름과 인화지를 사용하지 않고도 피사체의 내부 구조를 표시할 수 있고, 엑스레이 촬영 즉시 실시간으로 결과를 확인할 수 있는 장점이 있다. 디지털 엑스레이 검출기는 엑스레이를 신틸레이터(Scintillator)를 통해서 가시광선으로 변환하고, 변환된 광을 PIN 다이오드를 통해서 감지하며, 감지된 광을 전기적 신호로 변환하는 방식으로 작동된다. 디지털 엑스레이 검출기는 각각 박막 트랜지스터와 PIN 다이오드를 포함하는 복수의 화소들을 포함하며, 매우 미세한 광에도 반응하여 신호를 나타낼 수 있다. 도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다. 도 2는 본 명세서의 일 실시예에 따른 하나의 화소 영역 및 패드 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기에 대한 평면도이다. 도 3은 본 명세서의 일 실시예에 따른 하나의 화소 영역 및 패드 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기에 대한 단면도이다. 도 4a 내지 도 4n은 본 명세서의 일 실시예에 따른 하나의 화소 영역 및 패드 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기의 제조 방법에 대한 공정도이다. 도 5a는 소스 드레인 전극의 컨택홀을 확대한 SEM 사진이고, 도 5b는 소스/드레인 전극과 액티브층을 확대한 SEM 사진이며, 도 5c는 액티브층이 단선되는 경우의 박막 트랜지스터의 특성에 대한 그래프이다. 도 6a는 본 명세서의 실시예에 따른 금속 차단층이 상부에 형성된 소스/드레인 전극과 액티브층을 확대한 SEM 사진이고, 도 6b는 본 명세서의 실시예에 따라 액티브층이 단선되지 않는 경우의 박막 트랜지스터의 특성에 대한 그래프이다. 본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. 본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다. 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다. 본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. 이하에서는, 본 발명의 몇몇 실시예에 따른 PIN 다이오드 형성 공정에 의해서 발생될 수 있는 박막 트랜지스터의 액티브층의 손상을 감소시킬 수 있는 디지털 엑스레이 검출기용 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법을 설명하도록 한다. 도 1은 디지털 엑스레이 검출기를 개략적으로 설명하기 위한 블록도이다. 디지털 엑스레이 검출기는 박막 트랜지스터 어레이(110), 게이트 구동부(120), 바이어스 공급부(130), 리드아웃 회로부(140) 및 타이밍 제어부(150)를 포함할 수 있다. 박막 트랜지스터 어레이(110)는 일 방향으로 배열된 복수의 게이트 라인들(Gate Line, GL)과, 상기 게이트 라인들(GL)과 직교하도록 일 방향으로 배열된 복수의 데이터 라인들(Data Line, DL)에 의해 정의된 복수의 셀 영역을 포함할 수 있다. 셀 영역들은 매트릭스 형태로 배열되고, 각각의 셀 영역은 광 감지 화소들(Pixel, P)이 형성된 화소 영역을 포함할 수 있다. 박막 트랜지스터 어레이(110)는 엑스레이 소스(X-ray Source)로부터 방출된 엑스레이를 감지하고, 감지된 엑스레이를 광전 변환하여 전기적인 검출 신호로 출력할 수 있다. 각각의 광 감지 화소는 신틸레이터(Scintillator)에 의해 엑스레이로부터 변환된 가시광선 영역의 광을 전자 신호로 변환하여 출력하는 PIN 다이오드(PIN Diode)와, PIN 다이오드로부터 출력된 검출 신호를 리드아웃 회로부(140)에 전달하는 구동 박막 트랜지스터(Thin Film Transistor, TFT)를 각각 포함할 수 있다. PIN 다이오드의 일측은 박막 트랜지스터와 연결되고 타측은 바이어스 라인(Bias Line, BL)에 연결될 수 있다. 박막 트랜지스터의 게이트 전극은 스캔 신호를 전달하는 게이트 라인(GL)에 연결되고, 소스/드레인 전극은 각각 PIN 다이오드와 PIN 다이오드로부터 출력된 검출 신호를 전달하는 데이터 라인(DL)에 연결될 수 있다. 바이어스 라인(BL)은 데이터 라인(DL)과 서로 평행하게 배열될 수 있다. 게이트 구동부(120)는 게이트 라인(GL)들을 통해 광 감지 화소들의 박막 트랜지스터에 게이트 신호들을 순차적으로 인가할 수 있다. 광 감지 화소들의 박막 트랜지스터들은 게이트 온 전압 레벨을 갖는 게이트 신호에 응답하여 턴-온(Turn-On) 될 수 있다. 바이어스 공급부(130)는 바이어스 라인들(BL)을 통해 광 감지 화소들에 구동 전압을 인가할 수 있다. 바이어스 공급부(130)는 PIN 다이오드에 리버스 바이어스(Reverse Bias) 또는 포워드 바이어스(Forward Bias)를 선택적으로 인가할 수 있다. 리드아웃 회로부(140)는 게이트 구동부(120)의 게이트 신호에 응답하여 턴-온된 박막 트랜지스터로부터 전달되는 검출 신호를 리드아웃할 수 있다. 즉 PIN 다이오드로부터 출력된 검출 신호는 박막 트랜지스터와 데이터 라인(DL)을 통해 리드아웃 회로부(140)로 입력될 수 있다. 리드아웃 회로부(140)는 오프셋 이미지를 리드아웃하는 오프셋 리드아웃 구간과, 엑스레이 노광 후의 검출 신호를 리드아웃하는 엑스레이 리드아웃 구간에 광 감지 화소들로부터 출력되는 검출신호를 리드아웃할 수 있다. 리드아웃 회로부(140)는 신호 검출부 및 멀티플렉서 등을 포함할 수 있다. 신호 검출부에는 데이터 라인들(DL)과 일대일 대응하는 복수의 증폭 회로부를 포함하고, 각 증폭 회로부는 증폭기, 커패시터 및 리셋 소자 등이 포함될 수 있다. 타이밍 제어부(150)는 개시신호 및 클럭신호 등을 생성하여 게이트 구동부(120)에 공급함으로써, 게이트 구동부(120)의 동작을 제어할 수 있다. 또한 타이밍 제어부(150)는 리드아웃 제어신호 및 리드아웃 클럭신호 등을 생성하여 리드아웃 회로부(140)에 공급함으로써, 리드아웃 회로부(140)의 동작을 제어할 수 있다. 도 2와 도 3은 각각 본 명세서의 일 실시예에 따른 하나의 화소 영역 및 패드 영역에 대응되는 디지털 엑스레이 검출기용 어레이 기판 및 디지털 엑스레이 검출기에 대한 평면도와 단면도이다. 그리고, 도 4a 내지 도 4n은 각각 본 명세서의 일 실시예에 따른 하나의 화소 영역 및 패드