KR-102961677-B1 - Chip structure and method of manufacturing the same

Abstract

칩 구조의 제조방법에 있어서, 칩의 활성면을 캐리어에 부착하고, 상기 칩의 후면에 방열층을 형성하고, 상기 방열층을 형성할 때, 상기 활성면을 둘러싸는 반 그루브는 금속 잔류물이 상기 활성면과 상기 캐리어 사이의 갭에 축적되어 상기 칩을 오염시키는 것을 방지할 수 있다.

Inventors

• 스 정-훙
• 셰 융-웨이
• 정 바이-성

Assignees

• 칩본드 테크놀러지 코포레이션

Dates

Publication Date

20260506

Application Date

20241220

Priority Date

20240122

Claims (14)

1. 칩 구조에 있어서, 후면, 활성면, 측면 및 반 그루브가 구비되며, 상기 반 그루브는 상기 활성면을 둘러싸고 상기 활성면과 상기 측면 사이에 위치하며, 상기 반 그루브는 상기 활성면에 인접한 제1 가장자리 및 상기 측면에 인접한 제2 가장자리가 구비되는 칩; 및 상기 후면을 커버하는 방열층; 을 포함하고, 상기 측면을 따라 연장된 제1 가상선은 상기 제2 가장자리를 통과하고, 상기 활성면을 따라 연장된 제2 가상선은 상기 제1 가장자리를 통과하며, 상기 제1 가장자리와 상기 제1 가상선 사이의 제1 거리는 3㎛ 이상, 10㎛ 이하이고, 상기 제2 가장자리와 상기 제2 가상선 사이의 제2 거리는 5㎛ 이상, 120㎛ 이하이고, 상기 제2 거리와 상기 제1 거리의 비율은 0.5 이상, 40 이하인, 칩 구조.
2. 제1항에 있어서, 상기 반 그루브는 홈 측면 및 홈 저면이 구비되며, 상기 제1 가장자리는 상기 홈 측면에 위치하고, 상기 제2 가장자리는 상기 홈 저면에 위치하며, 상기 홈 측면은 상기 제1 가상선을 향하고, 상기 홈 저면은 상기 제2 가상선을 향하며, 상기 홈 측면은 상기 홈 저면에 연결되고, 상기 홈 측면과 상기 홈 저면 사이에는 협각이 있으며, 상기 협각은 90도 이상인, 칩 구조.
3. 제1항에 있어서, 상기 반 그루브는 홈 측면이 구비되고, 상기 제1 가장자리 및 상기 제2 가장자리는 상기 홈 측면에 위치하며, 상기 홈 측면은 상기 제1 가상선과 상기 제2 가상선의 교차점을 향하는, 칩 구조.
4. 제1항에 있어서, 상기 반 그루브는 홈 측면 및 홈 저면이 구비되며, 상기 홈 측면은 원호면이고, 상기 홈 측면은 상기 홈 저면에 연결되며, 상기 홈 측면은 상기 홈 저면과 상기 활성면 사이에 위치하고, 상기 제2 가장자리는 상기 홈 저면에 위치하는, 칩 구조.
5. 제4항에 있어서, 상기 홈 측면은 상기 활성면에 연결되고, 상기 제1 가장자리는 상기 홈 측면에 위치하는, 칩 구조.
6. 칩 구조의 제조방법에 있어서, 복수의 후면, 활성면, 측면 및 반 그루브가 구비된 칩을 제2 캐리어에 부착하되, 상기 반 그루브는 상기 활성면을 둘러싸고 상기 활성면과 상기 측면 사이에 위치하며, 상기 반 그루브는 상기 활성면에 인접한 제1 가장자리 및 상기 측면에 인접한 제2 가장자리가 구비되고, 각 상기 칩은 상기 활성면에 의해 상기 제2 캐리어에 부착되어, 상기 반 그루브가 각 상기 칩과 상기 제2 캐리어 사이에 위치한 차폐 공간이 되도록 하는 단계; 및 상기 후면에 방열층을 형성하여 복수의 칩 구조를 구성하는 단계; 를 포함하고, 상기 측면을 따라 연장된 제1 가상선은 상기 제2 가장자리를 통과하고, 상기 활성면을 따라 연장된 제2 가상선은 상기 제1 가장자리를 통과하며, 상기 제1 가장자리와 상기 제1 가상선 사이의 제1 거리는 3㎛ 이상, 10㎛ 이하이고, 상기 제2 가장자리와 상기 제2 가상선 사이의 제2 거리는 5㎛ 이상, 120㎛ 이하이고, 상기 제2 거리와 상기 제1 거리의 비율은 0.5 이상, 40 이하인, 칩 구조의 제조방법.
7. 제6항에 있어서, 상기 복수의 칩을 상기 제2 캐리어에 부착하기 전에, 웨이퍼를 제1 캐리어에 부착하고, 상기 웨이퍼는 분리되지 않은 복수의 상기 칩이 구비되며, 상기 웨이퍼는 상기 복수의 칩의 상기 후면에 의해 상기 제1 캐리어에 부착되어 상기 활성면을 노출시키고, 상기 활성면에 그루브가 형성되며, 상기 그루브는 상기 활성면을 둘러싸고, 상기 그루브는 저면 및 2개의 대향하는 제1 가장자리가 구비되며, 상기 그루브의 상기 저면을 따라 상기 웨이퍼를 절단하여 상기 복수의 칩을 분리하여, 상기 그루브가 2개의 반 그루브가 되도록 하고, 또한 각 상기 칩이 상기 측면, 상기 제1 가장자리, 상기 제2 가장자리 및 상기 반 그루브를 가지도록 하고, 각 상기 칩의 상기 활성면을 상기 제2 캐리어에 부착한 후, 상기 제1 캐리어를 제거하여 상기 후면을 노출시키는, 칩 구조의 제조방법.
8. 제7항에 있어서, 상기 제2 캐리어에 부착되고 인접한 상기 복수의 칩의 상기 측면 사이에 간격이 있고, 상기 간격은 20㎛ 이상, 1mm 이하인, 칩 구조의 제조방법.
9. 제7항에 있어서, 상기 그루브는 2개의 대향하는 홈 측면이 구비되며, 각 상기 제1 가장자리는 각 상기 홈 측면에 위치하고, 각 상기 홈 측면은 상기 저면에 연결되며, 각 상기 홈 측면과 상기 저면 사이에는 협각이 있고, 상기 협각은 90도 이상이며, 상기 복수의 칩이 분리된 후, 상기 저면은 2개의 홈 저면이 되고, 각 상기 홈 측면은 각 상기 홈 저면에 연결되며, 상기 제2 가장자리는 각 상기 홈 저면에 위치하고, 각 상기 홈 측면과 각 상기 홈 저면 사이에는 상기 협각이 있는, 칩 구조의 제조방법.
10. 제7항에 있어서, 상기 그루브는 2개의 대향하는 홈 측면이 구비되며, 각 상기 제1 가장자리는 각 상기 홈 측면에 위치하고, 각 상기 홈 측면은 상기 저면에 연결되며, 각 상기 홈 측면과 상기 저면 사이에는 협각이 있고, 상기 협각은 90도보다 크며, 상기 복수의 칩을 분리할 때, 상기 저면이 제거되고, 상기 복수의 칩이 분리된 후, 각 상기 홈 측면은 각 상기 반 그루브에 보존되고, 상기 제2 가장자리는 각 상기 홈 측면에 위치하는, 칩 구조의 제조방법.
11. 제7항에 있어서, 상기 그루브는 2개의 대향하는 홈 측면이 구비되며, 각 상기 홈 측면은 원호면이고, 각 상기 홈 측면은 상기 저면에 연결되며, 상기 복수의 칩이 분리된 후, 상기 저면은 2개의 홈 저면이 되고, 상기 제2 가장자리는 각 상기 홈 저면에 위치하며, 각 상기 홈 측면은 각 상기 홈 저면에 연결되고, 각 상기 홈 측면은 각 상기 홈 저면과 상기 활성면 사이에 위치하는, 칩 구조의 제조방법.
12. 제11항에 있어서, 각 상기 홈 측면은 상기 활성면에 연결되고, 상기 제1 가장자리는 각 상기 홈 측면에 위치하는, 칩 구조의 제조방법.
13. 삭제
14. 삭제

Description

칩 구조 및 그 제조방법{Chip structure and method of manufacturing the same} 본 발명은 칩 구조 및 그 제조방법에 관한 것으로, 특히 칩 후면에 방열층이 형성된 칩 구조 및 그 제조방법에 관한 것이다. 도 9를 참조하면, 웨이퍼(10)의 복수의 칩(11)의 활성면(11a)을 테이프(20)의 표면(21)에 부착하고, 인접한 상기 복수의 칩(11) 사이에는 그루브(30)가 구비되고, 상기 그루브(30)는 상기 표면(21)을 노출시키고, 이어서 스퍼터링 공정을 통해 각 상기 칩(11)의 후면(11b)에 방열층(12)을 형성한다. 스퍼터링 공정을 통해 상기 후면(11b)에 상기 방열층(12)을 형성할 경우, 상기 칩(11) 및 상기 테이프(20)의 물리적 특성 또는 공정 환경(예를 들면 온도)으로 인해 상기 활성면(11a)과 상기 테이프(20) 사이에 갭(40)이 발생하게 되고, 비산된 타겟 원자는 상기 테이프(20) 및 상기 갭(40)에 축적되어, 복수의 금속 잔류물(50)을 형성하게 되고, 상기 복수의 금속 잔류물(50)은 상기 활성면(11a)에 부착될 수 있어 상기 칩(11)의 품질 및 수율에 영향을 미친다. 도 1은 본 발명의 웨이퍼의 평면도이다. 도 2는 본 발명의 웨이퍼의 단면도이다. 도 3은 본 발명의 웨이퍼의 부분 평면도이다. 도 4a는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 4b는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 4c는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 4d는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 5a는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 5b는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 5c는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 5d는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 6a는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 6b는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 6c는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 6d는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 7a는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 7b는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 7c는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 7d는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 8a는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 8b는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 8c는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 8d는 본 발명의 칩 구조의 제조방법의 단면도이다. 도 9는 기존 칩 구조의 단면도이다. 도 1 및 도 2를 참조하면, 본 발명의 칩 구조의 제조방법에서는, 먼저 웨이퍼(200)를 제공하고, 상기 웨이퍼(200)는 분리되지 않은 복수의 칩(100)이 구비되고, 상기 복수의 칩(100)은 후면(110) 및 활성면(120)이 구비된다. 본 실시예에서, 상기 활성면(120)에는 복수의 접속 패드(121)가 설치되어 있고, 상기 복수의 접속 패드(121)는 재배선층(RDL, 미도시)에 전기적으로 연결될 수 있다. 이어서, 상기 웨이퍼(200)를 제1 캐리어(T1)에 부착하고, 상기 웨이퍼(200)는 상기 복수의 칩(100)의 상기 후면(110)에 의해 상기 제1 캐리어(T1)에 부착되어 상기 칩(100)의 상기 활성면(120)을 노출시킨다. 도 3 및 도 4a를 참조하면, 이어서 상기 활성면(120)에 그루브(140)를 형성하고, 상기 그루브(140)는 상기 활성면(120)을 둘러싼다. 바람직하게는, 제1 공구(K1)로 절단 스트리트(C)를 따라 상기 웨이퍼(200)를 절단하여 상기 활성면(120)을 둘러싸는 상기 그루브(140)를 형성한다. 상기 그루브(140)는 저면(143) 및 2개의 대향하는 제1 가장자리(141)가 구비되고, 상기 복수의 제1 가장자리(141)는 상기 활성면(120)에 인접한다. 여기서, 상기 그루브(140)의 단면 형상은 상기 제1 공구(K1)의 형상 차이로 인해 달라지게 된다(도 4a 내지 도 4d에 도시된 바와 같음). 도 4a, 도 4b, 및 도 4c를 참조하면, 상기 그루브(140)는 2개의 대향하는 홈 측면(144)이 구비되고, 각 상기 제1 가장자리(141)는 각 상기 홈 측면(144)에 위치하고, 각 상기 홈 측면(144)은 상기 저면(143)에 연결되고, 각 상기 홈 측면(144)과 상기 저면(143) 사이에는 협각(A)이 있고, 상기 협각(A)은 90도 이상이다. 도 4a를 참조하면, 상기 홈 측면(144)은 상기 저면(143)에 수직이고, 상기 협각(A)은 90도이다. 도 4b, 도 4c를 참조하면, 상기 협각(A)은 90도보다 크다. 도 4a, 도 4b, 도 4c와 달리, 도 4d에 도시된 상기 홈 측면(144)은 원호면이다. 도 5a, 도 5b, 도 5c 및 도 5d를 참조하면, 상기 그루브(140)가 형성된 후, 제2 공구(K2)로 상기 그루브(140)의 상기 저면(143) 및 상기 절단 스트리트(C)를 따라 상기 웨이퍼(200)를 절단하여 상기 복수의 칩(100)을 분리하여 각 상기 칩(100)이 측면(130)을 가지도록 하고, 또한 상기 그루브(140)가 2개의 반 그루브(140a)으로 분할되도록 한다. 상기 반 그루브(140a)는 상기 활성면(120)을 둘러싸고 상기 활성면(120)과 상기 측면(130) 사이에 위치하며, 상기 반 그루브(140a)는 상기 제1 가장자리(141) 및 제2 가장자리(142)가 구비되고, 상기 제1 가장자리(141)는 상기 활성면(120)에 인접하고, 상기 제2 가장자리(142)는 상기 측면(130)에 인접한다. 도 5a, 도 5b, 도 5c 및 도 5d를 참조하면, 상기 측면(130)을 따라 연장되는 제1 가상선(Y)은 상기 제2 가장자리(142)를 통과하고, 상기 활성면(120)을 따라 연장되는 제2 가상선(X)은 상기 제1 가장자리(141)를 통과한다. 상기 제1 가장자리(141)와 상기 제1 가상선(Y) 사이의 제1 거리(S1)는 3㎛ 이상, 10㎛ 이하(3㎛ ≤ S1 ≤ 10㎛)이고, 상기 제2 가장자리(142)와 상기 제2 가상선(X) 사이의 제2 거리(S2)는 5㎛ 이상, 120㎛ 이하(5㎛ ≤ S2 ≤ 120㎛)이고, 상기 제2 거리(S2)와 상기 제1 거리(S1)의 비율(S2/S1)은 0.5 이상, 40 이하(0.5 ≤ S2/S1 ≤ 40)이다. 도 5a 및 도 5b를 참조하면, 상기 복수의 칩(100)을 분리할 때, 상기 제2 공구(K2)는 상기 그루브(140)의 상기 저면(143)을 따라 상기 웨이퍼(200)를 절단하여 상기 저면(143)을 2개의 홈 저면(143a)으로 분할하고, 상기 홈 측면(144)은 상기 홈 저면(143a)에 연결되고, 상기 홈 측면(144)과 상기 홈 저면(143a) 사이에는 상기 협각(A)이 있다. 본 실시예에서, 상기 제2 가장자리(142)는 상기 홈 저면(143a)에 위치하고, 상기 홈 측면(144)은 상기 제1 가상선(Y)을 향하고, 상기 홈 저면(143a)은 상기 제2 가상선(X)을 향한다. 도 5d를 참조하면, 다른 실시예에서, 상기 홈 측면(144)은 원호면이고 상기 홈 저면(143a)에 연결된다. 도 5c를 참조하면, 다른 실시예에서, 상기 제2 공구(K2)는 상기 그루브(140)의 상기 저면(143)을 따라 상기 웨이퍼(200)를 절단하고, 상기 저면(143)을 제거한다. 상기 복수의 칩(100)이 분리된 후, 상기 홈 측면(144)은 상기 반 그루브(140a)에 보존되고, 상기 제2 가장자리(142)는 상기 홈 측면(144)에 위치하며, 상기 홈 측면(144)은 상기 제1 가상선(Y)과 상기 제2 가상선(X)의 교차점(O)을 향한다. 도 6a, 도 6b, 도 6c 및 도 6d를 참조하면, 이어서, 상기 복수의 칩(100)의 상기 활성면(120)을 제2 캐리어(T2)에 부착하여 상기 반 그루브(140a)가 상기 칩(100)과 상기 제2 캐리어(T2) 사이에 위치한 차폐 공간(B)이 되도록 한다. 인접한 상기 복수의 칩(100)의 상기 측면(130) 사이에는 간격(G)이 있고, 상기 간격(G)은 20㎛ 이상, 1mm 이하(20㎛ ≤ G ≤ 1mm)이다. 이어서 상기 제1 캐리어(T1)를 제거하여 상기 후면(110)을 노출시킨다. 상기 제1 캐리어(T1) 및 상기 제2 캐리어(T2)는 접착 테이프(Adhesive Tapes), 유리 기판 또는 실리콘 기판 등에서 선택될 수 있다. 도 7a, 도 7b, 도 7c 및 도 7d를 참조하면, 이어서, 상기 후면(110)에 방열층(150)을 형성하여 복수의 칩 구조(100A)를 구성한다. 바람직하게는, 상기 방열층(150)은 상기 후면(110) 및 상기 측면(130)을 커버함으로써 방열 커버를 형성한다. 상기 방열층(150)은 스퍼터링 공정을 통해 형성될 수 있고, 상기 방열층(150)을 형성하는 과정에서, 상기 칩(100)과 상기 제2 캐리어(T2) 사이에 위치한 상기 차폐 공간(B)에 의해 비산된 타겟 원자가 상기 제2 캐리어(T2)와 상기 활성면(120) 사이의 갭(미도시)에 축적되는 것을 방지할 수 있어, 상기 칩(100)을 오염시키거나 상기 칩(100)에 손상을 주는 금속 잔류물이 형성되지 않는다. 도 8a, 도 8b, 도 8c 및 도 8d를 참조하면, 최종적으로 장치를 사용하여 픽 앤 플레이스(Pick & Place) 공정을 진행하여, 상기 복수의 칩 구조(100A)가 상기 제2 캐리어(T2)를 이탈하게 한다. 도 8a, 도 8b, 도 8c 및 도 8d에 도시된 상기 복수의 칩 구조(100A)의 차이점은 상기 반 그루브(140a)의 형상에 있다. 각 상기 칩 구조(100A)는 상기 칩(100) 및 상기 방열층(150)을 포함하며, 상기 반 그루브(140a)는 상기 활성면(120)을 둘러싸고, 상기 반 그루브(140a)는 상기 활성면(120)과 상기 측면(130) 사이에 위치하며, 상기 반 그루브(140a)는 상기 활성면(120)에 인접한 상기 제1 가장자리(141) 및 상기 측면(130)에 인접한 상기 제2 가장자리(142)가 구비되고, 상기 방