Search

KR-102961898-B1 - IMGAE SENSOR

KR102961898B1KR 102961898 B1KR102961898 B1KR 102961898B1KR-102961898-B1

Abstract

이미지 센서가 제공된다. 상기 이미지 센서는, 각각 광전 변환 소자를 포함하는 복수의 단위 픽셀들을 포함하는 기판, 기판 내에 격자형으로 형성되어 복수의 단위 픽셀들을 분리하는 제1 트렌치, 제1 트렌치 내에 제1 트렌치의 측벽을 따라 연장되고, 제1 전극, 제2 전극 및 제1 전극과 제2 전극 사이의 제1 유전막을 포함하는 복수의 제1 커패시터 구조체들, 및 제1 트렌치의 격자점에 배치되어 복수의 제1 커패시터 구조체들을 분리하는 제1 커패시터 분리 패턴을 포함한다.

Inventors

  • 최혁순
  • 박상수
  • 심희성
  • 안대건
  • 최민준

Assignees

  • 삼성전자주식회사

Dates

Publication Date
20260506
Application Date
20211105

Claims (10)

  1. 기판; 각각 상기 기판 내의 포토 다이오드를 포함하는 복수의 단위 픽셀들; 상기 기판 내에 격자형으로 형성되어 상기 복수의 단위 픽셀들을 분리하는 제1 트렌치; 상기 제1 트렌치 내에 연장되고, 상기 제1 트렌치의 제1 측벽을 따라 연장되는 제1 전극, 상기 제1 트렌치의 제2 측벽을 따라 연장되는 제2 전극, 및 상기 제1 전극과 상기 제2 전극을 분리하고 상기 제1 측벽과 상기 제2 측벽으로부터 분리된 제1 유전막을 포함하는 복수의 제1 커패시터 구조체들; 및 상기 제1 트렌치의 복수의 격자점들에 각각 배치되어 상기 복수의 제1 커패시터 구조체들을 분리하는 복수의 제1 커패시터 분리 패턴들을 포함하고, 상기 제1 전극은 금속막 및 금속 질화막 중 적어도 하나를 포함하고, 상기 제2 전극은 금속막 또는 금속 질화막 중 적어도 하나를 포함하는 이미지 센서.
  2. 제 1항에 있어서, 상기 복수의 상기 제1 커패시터 분리 패턴들 중 서로 인접하는 제1 커패시터 분리 패턴들 사이에 배치되어 상기 복수의 제1 커패시터 구조체들을 분리하는 제2 커패시터 분리 패턴을 더 포함하는 이미지 센서.
  3. 제 1항에 있어서, 각각의 상기 복수의 제1 커패시터 분리 패턴들은 상기 기판과 동일한 물질을 포함하는 이미지 센서.
  4. 제 1항에 있어서, 각각의 상기 복수의 제1 커패시터 분리 패턴들은 상기 기판과 다른 물질을 포함하는 이미지 센서.
  5. 기판; 제1 단위 픽셀; 상기 제1 단위 픽셀과 제1 방향으로 인접한 제2 단위 픽셀; 상기 기판 내에, 제2 방향으로 연장되어 상기 제1 단위 픽셀과 상기 제2 단위 픽셀을 분리하고, 상기 제1 방향으로 반대되는 제1 측벽과 제2 측벽을 포함하는 제1 트렌치; 및 상기 제1 트렌치의 상기 제1 측벽을 따라 연장되는 제1 전극과, 상기 제1 트렌치의 상기 제2 측벽을 따라 연장되는 제2 전극과, 상기 제1 전극과 상기 제2 전극을 분리하는 제1 유전막을 포함하는 제1 커패시터 구조체를 포함하고, 상기 제1 전극은 금속막 및 금속 질화막 중 적어도 하나를 포함하고, 상기 제2 전극은 금속막 또는 금속 질화막 중 적어도 하나를 포함하는 이미지 센서.
  6. 제 5항에 있어서, 상기 제1 단위 픽셀은, 제1 포토 다이오드를 포함하는 제1 서브 픽셀과 제2 포토 다이오드를 포함하는 제2 서브 픽셀을 포함하고, 상기 기판 내에, 상기 제2 방향으로 연장되어 상기 제1 서브 픽셀과 상기 제2 서브 픽셀을 분리하고, 상기 제1 방향으로 반대되는 제3 측벽과 제4 측벽을 포함하는 제2 트렌치와, 상기 제2 트렌치의 상기 제3 측벽을 따라 연장되는 제5 전극과, 상기 제2 트렌치의 상기 제4 측벽을 따라 연장되는 제6 전극과, 상기 제5 전극과 상기 제6 전극 사이의 제3 유전막을 포함하는 제2 커패시터 구조체를 더 포함하는 이미지 센서.
  7. 제 5항에 있어서, 상기 기판 상에 상기 제1 단위 픽셀에 대응되는 제1 컬러 필터와, 상기 기판 상에 상기 제2 단위 픽셀에 대응되고, 상기 제1 컬러 필터와 분리된 제2 컬러 필터를 더 포함하고, 상기 제1 컬러 필터는 상기 제2 컬러 필터와 동일한 컬러를 감지하는 이미지 센서.
  8. 제 5항에 있어서, 상기 기판 상에 상기 제1 단위 픽셀에 대응되는 제1 컬러 필터와, 상기 기판 상에 상기 제2 단위 픽셀에 대응되고, 상기 제1 컬러 필터와 분리된 제2 컬러 필터를 더 포함하고, 상기 제1 컬러 필터는 상기 제2 컬러 필터와 다른 컬러를 감지하는 이미지 센서.
  9. 서로 반대되는 제1 면과 제2 면을 포함하는 기판; 각각 상기 기판 내의 포토 다이오드를 포함하는 복수의 단위 픽셀들; 상기 기판 내에, 각각의 상기 복수의 단위 픽셀들의 둘레를 둘러싸고 상기 복수의 단위 픽셀들을 분리하는 제1 트렌치; 상기 제1 트렌치의 제1 측벽 상에 배치된 제1 절연막; 상기 제1 트렌치의 제2 측벽 상에 배치된 제2 절연막; 상기 제1 절연막과 상기 제2 절연막 사이의 상기 제1 트렌치를 채우고, 상기 제1 트렌치 내에 상기 제1 트렌치의 연장 방향을 따라 연장되고, 상기 제1 트렌치의 상기 제1 측벽 상의 제1 전극과 상기 제1 트렌치의 상기 제2 측벽 상의 제2 전극과 상기 제1 및 제2 전극을 분리하고 상기 제1 및 제2 측벽으로부터 분리된 제1 유전막을 포함하는 복수의 제1 커패시터 구조체들; 상기 제1 트렌치의 복수의 교차점들에 각각 배치되어 상기 복수의 제1 커패시터 구조체들을 분리하는 복수의 제1 커패시터 분리 패턴들; 상기 기판의 상기 제2 면 상에, 상기 제1 전극과 연결되는 제1 컨택과 상기 제2 전극과 연결되는 제2 컨택을 포함하는 배선 구조체; 및 상기 기판의 상기 제1 면 상에 차례로 적층되는 컬러 필터와 마이크로 렌즈를 포함하고, 상기 제1 전극은 금속막 및 금속 질화막 중 적어도 하나를 포함하고, 상기 제2 전극은 금속막 또는 금속 질화막 중 적어도 하나를 포함하는 이미지 센서.
  10. 제 9항에 있어서, 상기 각각의 복수의 단위 픽셀들은, 다각형 형상을 갖는 이미지 센서.

Description

이미지 센서{IMGAE SENSOR} 본 발명은 이미지 센서에 관한 것이다. 이미지 센서(image sensor)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센서는 전하 결합형(CCD; Charge Coupled Device) 이미지 센서와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서를 포함할 수 있다. 이미지 센서는 패키지(package) 형태로 구성될 수 있는데, 이 때 패키지는 이미지 센서를 보호하는 동시에, 이미지 센서의 수광면(photo receiving surface) 또는 센싱 영역(sensing area)에 광이 입사될 수 있는 구조로 구성될 수 있다. 도 1은 몇몇 실시예에 따른 이미지 센싱 장치를 설명하기 위한 블록도이다. 도 2는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 도 3은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다. 도 4는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 5는 도 4의 A-A를 따라서 절단한 단면도이다. 도 6은 도 4의 B-B를 따라서 절단한 단면도이다. 도 7은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 8은 도 7의 B-B를 따라서 절단한 단면도이다. 도 9 및 도 10은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도들이다. 도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 12은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 13 및 도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도들이다. 도 15는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다. 도 16은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 17은 도 16의 A-A를 따라서 절단한 단면도이다. 도 18은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다. 도 19 및 도 20은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도들이다. 도 21은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 도 1은 몇몇 실시예에 따른 이미지 센싱 장치를 설명하기 위한 블록도이다. 도 1을 참조하면, 몇몇 실시예에 따른 이미지 센싱 장치(1)는 이미지 센서(10) 및 이미지 신호 프로세서(20)를 포함할 수 있다. 이미지 센서(10)는 빛을 이용하여 센싱 대상의 이미지를 센싱하여, 이미지 신호(IS)를 생성할 수 있다. 몇몇 실시예에서, 생성된 이미지 신호(IS)는 예를 들어, 디지털 신호일 수 있으나, 본 발명의 기술적 사상에 따른 실시예가 이에 제한되는 것은 아니다. 이미지 신호(IS)는 이미지 신호 프로세서(20)에 제공되어 처리될 수 있다. 이미지 신호 프로세서(20)는 이미지 센서(10)의 버퍼부(17)로부터 출력된 이미지 신호(IS)를 수신하고 수신된 이미지 신호(IS)를 디스플레이에 용이하도록 가공하거나 처리할 수 있다. 몇몇 실시예에서, 이미지 신호 프로세서(20)는 이미지 센서(10)에서 출력된 이미지 신호(IS)에 대해 디지털 비닝을 수행할 수 있다. 이 때, 이미지 센서(10)로부터 출력된 이미지 신호(IS)는 아날로그 비닝 없이 액티브 픽셀 센서 어레이(15; APS Array, active pixel sensor array)로부터의 로우(raw) 이미지 신호일 수도 있고, 아날로그 비닝이 이미 수행된 이미지 신호(IS)일 수도 있다. 몇몇 실시예에서, 이미지 센서(10)와 이미지 신호 프로세서(20)는 도시된 것과 같이 서로 분리되어 배치될 수 있다. 예를 들어, 이미지 센서(10)가 제1 칩에 탑재되고, 이미지 신호 프로세서(20)가 제2 칩에 탑재되어 소정의 인터페이스를 통해 서로 통신할 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 이미지 센서(10)와 이미지 신호 프로세서(20)는 하나의 패키지, 예컨대 MCP(multi-chip package)로 구현될 수 있다. 이미지 센서(10)는, 액티브 픽셀 센서 어레이(15), 컨트롤 레지스터 블록(11), 타이밍 제너레이터(12), 로우(row) 드라이버(14), 리드 아웃 회로(16), 램프 신호 생성기(13) 및 버퍼부(17)를 포함할 수 있다. 컨트롤 레지스터 블록(11)은 이미지 센서(10)의 동작을 전체적으로 제어할 수 있다. 특히, 컨트롤 레지스터 블록(11)은 타이밍 제너레이터(12), 램프 신호 생성기(13) 및 버퍼부(17)에 직접적으로 동작 신호를 전송할 수 있다. 타이밍 제너레이터(12)는 이미지 센서(10)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제너레이터(12)에서 발생된 동작 타이밍 기준 신호는 램프 신호 생성기(13), 로우 드라이버(14), 리드 아웃 회로(16) 등에 전달될 수 있다. 램프 신호 생성기(13)는 리드 아웃 회로(16)에 사용되는 램프 신호를 생성하고 전송할 수 있다. 예를 들어, 리드 아웃 회로(16)는 상관 이중 샘플러(CDS), 비교기 등을 포함할 수 있는데, 램프 신호 생성기(13)는 상관 이중 샘플러, 비교기 등에 사용되는 램프 신호를 생성하고 전송할 수 있다. 로우 드라이버(14)는 액티브 픽셀 센서 어레이(15)의 로우(row)를 선택적으로 활성화시킬 수 있다. 액티브 픽셀 센서 어레이(15)는 외부 이미지를 센싱할 수 있다. 액티브 픽셀 센서 어레이(15)는 복수의 픽셀을 포함할 수 있다. 리드 아웃 회로(16)는 액티브 픽셀 센서 어레이(15)로부터 제공받은 픽셀 신호를 샘플링하고, 이를 램프 신호와 비교한 후, 비교 결과를 바탕으로 아날로그 이미지 신호(데이터)를 디지털 이미지 신호(데이터)로 변환할 수 있다. 버퍼부(17)는 예를 들어, 래치부를 포함할 수 있다. 버퍼부(17)는 외부로 제공할 이미지 신호(IS)를 임시적으로 저장할 수 있으며, 이미지 신호(IS)를 외부 메모리 또는 외부 장치로 전송할 수 있다. 도 2는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 도 2를 참조하면, 본 실시예의 이미지 센서(10)는 적층된 제1 칩(30)과 제2 칩(40)을 포함할 수 있다. 제2 칩(40)은 예를 들어, 제1 칩(30) 상에 제3 방향(DR3)으로 적층될 수 있다. 제1 칩(30)은 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)을 포함할 수 있다. 센서 어레이 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(15)에 대응되는 영역을 포함할 수 있다. 예를 들어, 센서 어레이 영역(SAR) 내에는 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 픽셀들이 배치될 수 있다. 센서 어레이 영역(SAR)은 수광 영역(APS) 및 차광 영역(OB)을 포함할 수 있다. 수광 영역(APS)에는 광을 제공받아 액티브(active) 신호를 생성하는 액티브 픽셀들이 배열될 수 있다. 차광 영역(OB)에는 광이 차단되어 옵티컬 블랙(optical black) 신호를 생성하는 옵티컬 블랙 픽셀들이 배열될 수 있다. 차광 영역(OB)은 예를 들어, 수광 영역(APS)의 주변을 따라 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 몇몇 실시예에서, 차광 영역(OB)의 일부 내에는 광전 변환 소자가 형성되지 않을 수 있다. 또한 몇몇 실시예에서, 차광 영역(OB)에 인접하는 수광 영역(APS)에 더미 픽셀들이 형성될 수도 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 일측에 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 연결 영역(CR)에는 배선들이 형성되어, 센서 어레이 영역(SAR)의 전기적 신호를 송수신하도록 구성될 수 있다. 패드 영역(PR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 패드 영역(PR)은 몇몇 실시예에 따른 이미지 센서의 가장자리에 인접하여 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 패드 영역(PR)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)과 패드 영역(PR) 사이에 개재되는 것으로 도시되었으나, 예시적인 것일 뿐이다. 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)의 배치는 필요에 따라 다양할 수 있음은 물론이다. 제2 칩(40)은 제1 칩(30)의 하부에 배치되고, 로직 회로 영역(LC)을 포함할 수 있다. 제2 칩(40)은 제1 칩(30)과 전기적으로 연결될 수 있다. 제2 칩(40)의 로직 회로 영역(LC)은 예를 들어, 제1 칩(30)의 패드 영역(PR)을 통해 센서 어레이 영역(SAR)과 전기적으로 연결될 수 있다. 로직 회로 영역(LC)은 센서 어레이 영역(SAR)을 구동하기 위한 복수의 소자들을 포함할 수 있다. 로직 회로 영역(LC)은 예를 들어, 도 1의 컨트롤 레지스터 블록(11), 타이밍 제너레이터(12), 램프 신호 생성기(13), 로우 드라이버(14), 리드 아웃 회로(16) 등을 포함할 수 있다. 도 3은 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다. 도 3을 참조하면, 몇몇 실시예에 따른 이미지 센서의 각각의 단위 픽셀들은 광전 변환 소자(PD), 트랜스퍼 트랜지스터(TX), 리셋 트랜지스터(RX), 제1 소오스 팔로워 트랜지스터(SF1), 프리차지 트랜지스터(PC), 제1 샘플링 트랜지스터(SMP1), 제2 샘플링 트랜지스터(SMP2), 제2 소오스 팔로워 트랜지스터(SF2), 선택 트랜지스터(SEL), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함할 수 있다. 광전 변환 소자(PD)는 외부로부터 입사되는 광의 양에 비례하여 전하(광전하)들을 생성 및 축적할 수 있다. 광전 변환 소자(PD)는 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토