Search

KR-102962008-B1 - METHOD FOR CONTROLLING THRESHOLD VOLTAGE OF THIN FILM TRANSISOTR AND THIN FILM TRANSISOR USING THE SAME

KR102962008B1KR 102962008 B1KR102962008 B1KR 102962008B1KR-102962008-B1

Abstract

본 발명은 박막 트랜지스터의 문턱전압 조절 방법 및 이를 이용한 박막 트랜지스터에 관한 것이다. 본 발명은 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되며, 반도체층과 쇼트키 접합을 형성하는 은 나노 시트층; 및 상기 은 나노 시트층 상에 형성된 반도체층;을 포함하는 트랜지스터를 제공한다.

Inventors

  • 김태욱
  • 주현지

Assignees

  • 전북대학교산학협력단

Dates

Publication Date
20260506
Application Date
20250117

Claims (7)

  1. 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 반도체층; 및 상기 반도체층과 쇼트키 접합을 형성하도록 상기 게이트 절연층과 상기 반도체층 사이에 형성되는 금속층;을 포함하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 반도체층은 인듐-갈륨-아연 산화물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 기판은 구리(Cu), 유리, 구리 또는 금속 박막이 형성된 유리 기판, 플라스틱 기판, SiO 2 /Si, PET, PDMS, Polyimid(PI) 및 이들의 조합 중 어느 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 금속층은 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제4항에 있어서, 상기 금속층은 진공 조건에서 증착된 은 박막 또는 111 결정면 배향성을 갖는 은 나노 시트로 구성된 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항에 있어서, 상기 게이트 절연층은 실리콘 산화물(SiO 2 ), 실리콘 질화물(SiN x ), 알루미늄 산화물(Al 2 O 3 ), 하프늄 산화물(HfO 2 ) 및 이들의 조합 중 어느 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서, 상기 게이트 전극은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 크롬(Cr), 텅스텐(W) 및 이들의 조합 중 어느 하나 이상인 것을 특징으로 하는 박막 트랜지스터.

Description

박막 트랜지스터의 문턱전압 조절 방법 및 이를 이용한 박막 트랜지스터{METHOD FOR CONTROLLING THRESHOLD VOLTAGE OF THIN FILM TRANSISOTR AND THIN FILM TRANSISOR USING THE SAME} 본 발명은 박막 트랜지스터의 문턱전압 조절 방법 및 이를 이용한 박막 트랜지스터에 관한 것이다. 박막 트랜지스터(Thin Film Transistor, TFT)는 절연층 위에 반도체 물질을 얇은 박막 형태로 증착하여 제작하는 전계 효과 트랜지스터로서, 디스플레이의 스위칭 소자 등 다양한 분야에 응용되고 있다. 인간은 대부분의 정보를 시각을 통해 습득하는 만큼, 디스플레이는 IT, 가전 제품뿐만 아니라 자동차를 비롯한 여러 기기에 탑재되는 등 그 중요성이 더욱 커지고 있다. 이에 따라 디스플레이 스위칭에 사용되는 박막 트랜지스터의 전기적 특성 조절의 중요성도 커지고 있다. 박막 트랜지스터의 문턱전압은 소자 구동의 핵심 요소 중 하나로, 소자의 온(On), 오프(Off) 즉, 스위칭을 결정하는 매개변수이다. 이러한 문턱전압이 매우 크면 채널을 형성하는데 많은 전압이 필요하게 되어 전력 소모가 커지고, 매우 작으면 소자가 게이트 전압이 가해지지 않았음에도 온(On) 상태가 되어 누설 전류가 발생할 수 있다. 따라서 박막 트랜지스터의 문턱전압 조절은 소자의 성능 최적화에 매우 중요한 요소이다. 특히, 인듐-갈륨-아연 산화물(InGaZnO) 박막 트랜지스터는 투명하고 전자이동도가 높아 차세대 소자, 특히 디스플레이의 반도체층으로 주목받는 N-형 반도체 물질이다. 그러나 이러한 인듐-갈륨-아연 산화물 박막 트랜지스터는 문턱전압이 매우 큰 음의 값을 가지고 있어 소자가 게이트 전압이 가해지지 않은 상태에서도 온 상태를 유지하는 문제점이 있다. 종래의 박막 트랜지스터의 문턱전압을 조절하기 위해 사용되는 기술들은 보통 반도체층 내부의 원소 간 결합이나 산소 공공과 같은 결함에 변화를 주는 방법들이다. 예를 들어, 도핑, 고온의 열처리, 자외선 처리, 오존 처리 등의 방법이 연구되었으나, 이러한 방법들은 다음과 같은 문제점이 있다: 공정 자체가 복잡하고 정교한 제어가 필요하다; 반도체층 증착 후 공정을 진행하게 되어 이전 공정 단계들에 영향을 줄 수 있다; 처리 과정에서 소자의 다른 특성이 열화될 수 있다; 대량 생산 시 공정의 재현성과 균일성 확보가 어렵다. 따라서 이와 같은 위험성이 적으면서도 간단한 공정을 통한 문턱전압 조절 방안의 필요성이 대두되고 있다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도를 나타낸다. 도 2는 본 발명의 박막 트랜지스터에서 게이트 전압 인가에 따른 다수 캐리어의 거동을 나타낸 모식도를 나타낸다. 도 5는 IGZO TFT의 TEM cross-sectional 이미지(a)와 EDS 분석 결과(b)를 나타낸다. 도 6은 Ag NSs-IGZO TFT의 TEM cross-sectional 이미지(a)와 EDS 분석 결과(b)를 나타낸다. 도 7은 IGZO TFT(a)와 Ag NSs-IGZO TFT(b)의 O 1s XPS 스펙트럼 분석 결과를 나타낸다. 도 8은 IGZO TFT와 5 μm와 25 μm의 은 나노시트를 이용한 Ag NSs-IGZO TFT의 전이 특성(a-c)과 출력 특성(d-f) 그래프를 나타낸다. 도 9는 소스-드레인 전극 증착 전 Ag NSs와 반도체층만 존재하는 상태의 소자의 광학현미경 이미지(a)와 이를 ImageJ를 통하여 흑백 처리한 이미지(b)를 나타낸다. 도 10은 IGZO TFT와 Ag NSs-IGZO TFT의 문턱전압, on/off ratio 및 SS를 추출 방법을 나타낸다. 도 11은 은 나노시트의 크기와 커버리지에 따른 문턱전압(a, b)과 전자 이동도의 변화(c, d)를 나타낸다. 도 12는 은 나노시트의 크기와 커버리지에 따른 On/off ratio(a, b)와 SS(c, d)의 변화를 나타낸다. 도 13은 본 발명의 박막 트랜지스터에서 게이트 전압에 따른 에너지 밴드 다이어그램을 나타낸다. 도 14는 본 발명의 박막 트랜지스터에서 게이트 전압에 따른 전하의 거동(a, b, c)과 동작 모식도(d, e)를 나타낸다. 도 15는 히스테리시스 특성(a)과 장기 안정성(b) 평가 결과를 나타낸다. 도 16은 PBS(a)와 NBS(b) 조건에서의 바이어스 스트레스 평가 결과와 여러 소자에 대한 종합 결과(c)를 나타낸다. 도 17은, 금속층 유무에 따른 박막 트랜지스터의 출력 특성 비교 결과를 나타낸다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다. 도 1을 참조하면, 본 발명의 박막 트랜지스터는 기판, 게이트 전극, 게이트 절연층, 금속층, 및 반도체층이 순차적으로 적층된 구조를 가진다. 각 층의 구체적인 구성 및 특성은 다음과 같다. 기판 기판은 박막 트랜지스터를 지지하는 구조체로서, 구리(Cu), 유리, 구리 또는 금속 박막이 형성된 유리 기판, 플라스틱 기판, SiO2/Si, PET, PDMS, Polyimid(PI) 및 이들의 조합 중 어느 하나 이상의 물질로 이루어질 수 있다. 특히, 폴리이미드와 같은 유연성 기판을 사용할 경우 플렉서블 디스플레이 등에 응용이 가능하다. 기판의 두께는 통상적으로 100μm 내지 1000μm의 범위 내에서 선택될 수 있다. 게이트 전극 게이트 전극은 전계를 형성하여 채널의 형성을 제어하는 역할을 하며, 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 크롬(Cr), 텅스텐(W) 또는 이들의 합금 등과 같은 도전성 물질로 형성될 수 있다. 접착력 향상 및 공정 안정성 확보를 위해 Mo/Al/Mo, Ti/Al/Ti, Cr/Al/Cr 등과 같은 다층 금속층 구조를 적용할 수 있다. 또한, 전기적 특성 향상을 위해 AlNd, AlSi 등의 합금을 사용할 수도 있다. 게이트 전극의 형성 방법으로는 균일한 막질과 우수한 단차 피복성을 확보할 수 있는 스퍼터링(sputtering)이 가장 일반적으로 사용되며, 저온 공정이 필요한 경우에는 열증착(thermal evaporation)을, 고품질의 금속 박막이 요구되는 경우에는 전자빔 증착(e-beam evaporation)을 사용할 수 있다. 각각의 증착 방법에서는 진공도, 파워, 기판 온도 등의 공정 조건을 최적화하여 게이트 전극의 특성을 제어할 수 있다. 게이트 전극의 치수와 관련하여, 두께는 소자의 동작 전압과 요구되는 전도도에 따라 50nm 내지 300nm의 범위 내에서 선택될 수 있으며, 선폭은 디스플레이의 해상도나 소자의 구동 전류량에 따라 1μm 내지 100μm의 범위 내에서 선택될 수 있다. 특히 후속 층들의 단차 피복성 확보를 위해 테이퍼 각도는 30° 내지 60°의 범위 내에서 형성되는 것이 바람직하다. 게이트 전극의 전기적 특성으로는 비저항이 3×10-6 Ω·cm 내지 100×10-6 Ω·cm의 범위를, 면저항이 0.1 Ω/□ 내지 1.0 Ω/□의 범위를 가지는 것이 바람직하며, 문턱전압 조절에 영향을 미치는 일함수는 4.0eV 내지 5.5eV의 범위를 가지는 것이 좋다. 게이트 절연층 게이트 절연층은 게이트 전극과 반도체층을 전기적으로 절연시키는 역할을 하며, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2) 등의 절연성 물질로 형성될 수 있다. 이러한 절연막들은 단일층으로 사용될 수도 있고, SiO2/SiNx, Al2O3/SiO2와 같이 다층 구조로 형성하여 각 물질의 장점을 조합할 수도 있다. 이트 절연층의 형성 방법으로는 플라즈마 화학기상증착(PECVD), 원자층증착(ALD), 스퍼터링(sputtering), 열산화(thermal oxidation) 등이 사용될 수 있다. PECVD는 대면적 공정이 가능하고 막질이 우수하여 가장 널리 사용되는 방법이다. ALD는 원자층 단위로 증착이 가능하여 두께 조절이 정밀하고 균일도가 매우 우수하나 증착 속도가 느리다는 단점이 있다. 스퍼터링은 공정이 간단하고 저온 증착이 가능하다는 장점이 있으나, 막질이 PECVD나 ALD에 비해 다소 떨어질 수 있다. 게이트 절연층의 두께는 일반적으로 50nm 내지 300nm의 범위 내에서 선택되며, 구체적인 두께는 목표하는 문턱전압과 구동 전압, 그리고 요구되는 절연 특성에 따라 결정된다. 절연층이 너무 얇으면 누설 전류가 증가하고 절연 파괴 전압이 낮아지는 문제가 있으며, 너무 두꺼우면 구동 전압이 높아지고 전계 효과가 감소하는 단점이 있다. 신뢰성 측면에서 게이트 절연층은 음의 게이트 바이어스 스트레스(NGBI)와 양의 게이트 바이어스 스트레스(PGBI) 하에서도 안정적인 특성을 유지해야 하며, 고온 고습 환경에서의 내구성과 함께 후속 공정에서의 열적 안정성도 확보되어야 한다. 특히 본 발명에서는 게이트 절연층 상부에 금속층이 형성되므로, 금속층과의 계면 특성도 중요하게 고려되어야 한다. 금속층 본 발명의 특징적인 구성요소인 금속층은 반도체층과 쇼트키 접합을 형성하여 문턱전압을 조절하는 역할을 한다. 금속층의 재료는 반도체층과의 일함수 차이를 고려하여 선택되어야 하며, 반도체층과 쇼트키 접합을 형성할 수 있는 금속이면 특별히 제한되지 않으며, 예를 들어, 인듐-갈륨-아연 산화물과 쇼트키 접합을 형성할 수 있는 금속이며, 바람직하게는 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 은(Ag) 등이 사용될 수 있으며, 보다 바람직하게는 진공 조건에서 증착된 은 박막 또는 111 결정면 배향성을 갖는 은 나노 시트일 수 있다. 이러한 금속들과 반도체층 사이의 일함수 차이는 쇼트키 장벽의 높이를 결정하며, 이는 문턱전압 조절의 정도를 좌우하는 중요한 요소가 된다. 특히 인듐-갈륨-아연 산화물(IGZO)과 같은 산화물 반도체를 사용하는 경우, 금속의 일함수는 4.0eV에서 5.0eV 사이가 적절하며, 이는 적절한 높이의 쇼트키 장벽을 형성하여 효과적인 문턱전압 조절이 가능하게 한다. 금속층은 나노시트, 나노와이어, 나노입자 등의 나노구조체 형태로 형성되거나, 연속 박막 형태로 형성될 수 있다. 금속층이 나노구조체