Search

KR-20260060533-A - DISPLAY DEVICE, ELECTRONIC APPARATUS INCLUDING THE SAME AND METHOD OF MANUFATURING DISPLAY DEVICE

KR20260060533AKR 20260060533 AKR20260060533 AKR 20260060533AKR-20260060533-A

Abstract

본 발명에 따른 표시 장치는 반도체 기판 및 상기 반도체 기판과 상기 반도체 기판 상에 배치된 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은 발광 소자, 제1 구동 라인과 상기 발광 소자 사이에 배치된 제1 트랜지스터, 및 데이터 라인과 상기 제1 트랜지스터 사이에 배치된 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터는 채널 영역, 상기 채널 영역의 제1 측에 인접한 소스 영역, 상기 채널 영역의 제2 측에 인접한 드레인 영역, 및 상기 채널 영역 상에 배치된 게이트를 포함하고, 상기 제1 트랜지스터의 상기 채널 영역은 상기 제1 트랜지스터의 상기 게이트와 중첩하는 제1 채널 영역 및 상기 제1 트랜지스터의 상기 게이트와 중첩하지 않는 제2 채널 영역을 포함할 수 있다.

Inventors

  • 김경배
  • 하동완
  • 박경순

Assignees

  • 삼성디스플레이 주식회사

Dates

Publication Date
20260506
Application Date
20241024

Claims (20)

  1. 반도체 기판; 및 상기 반도체 기판 및 상기 반도체 기판 상에 배치된 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은, 발광 소자; 제1 구동 라인과 상기 발광 소자 사이에 배치된 제1 트랜지스터; 및 데이터 라인과 상기 제1 트랜지스터 사이에 배치된 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 채널 영역, 상기 채널 영역의 제1 측에 인접한 소스 영역, 상기 채널 영역의 제2 측에 인접한 드레인 영역, 및 상기 채널 영역 상에 배치된 게이트를 포함하고, 상기 제1 트랜지스터의 상기 채널 영역은 상기 제1 트랜지스터의 상기 게이트와 중첩하는 제1 채널 영역 및 상기 제1 트랜지스터의 상기 게이트와 중첩하지 않는 제2 채널 영역을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 트랜지스터는 PMOS인 표시 장치.
  3. 제2항에 있어서, 상기 제1 트랜지스터의 상기 소스 영역은 상기 제1 구동 라인과 전기적으로 연결된 표시 장치.
  4. 제1항에 있어서, 상기 제1 트랜지스터는 NMOS인 표시 장치.
  5. 제4항에 있어서, 상기 제1 트랜지스터의 상기 소스 영역은 상기 발광 소자와 전기적으로 연결된 표시 장치.
  6. 제1항에 있어서, 상기 반도체 기판은 제1 형 불순물로 도핑되고, 상기 제1 트랜지스터의 상기 소스 영역 및 상기 제1 트랜지스터의 상기 드레인 영역은 상기 제1 형 불순물과 다른 제2 형 불순물로 도핑된 표시 장치.
  7. 제1항에 있어서, 상기 제1 트랜지스터의 상기 게이트와 상기 소스 영역은 평면상 이격되고, 상기 제1 트랜지스터의 상기 게이트와 상기 드레인 영역은 평면상 인접한 표시 장치.
  8. 제1항에 있어서, 상기 제2 트랜지스터는 채널 영역, 상기 채널 영역의 제1 측에 인접한 소스 영역, 상기 채널 영역의 제2 측에 인접한 드레인 영역, 및 상기 채널 영역 상에 배치된 게이트를 포함하고, 상기 제2 트랜지스터의 상기 채널 영역은 상기 제2 트랜지스터의 상기 게이트와 전체적으로 중첩하는 표시 장치.
  9. 제8항에 있어서, 상기 제2 트랜지스터의 상기 게이트와 상기 소스 영역은 평면상 인접하고, 상기 제2 트랜지스터의 상기 게이트와 상기 드레인 영역은 평면상 인접한 표시 장치.
  10. 제8항에 있어서, 상기 제1 트랜지스터의 제1 소스 길이와 제1 드레인 길이는 서로 다르고, 상기 제2 트랜지스터의 제2 소스 길이와 제2 드레인 길이는 서로 동일한 표시 장치.
  11. 제8항에 있어서, 상기 제1 트랜지스터의 상기 게이트의 길이는 상기 제2 트랜지스터의 상기 게이트의 길이보다 긴 표시 장치.
  12. 제1항에 있어서, 상기 제2 채널 영역은 상기 제1 채널 영역보다 높은 저항을 갖는 표시 장치.
  13. 제1 형 불순물로 도핑된 예비 반도체 기판을 준비하는 단계; 제1 마스크를 이용하여 상기 예비 반도체 기판의 제1 및 제2 도핑 영역을 제2 불순물로 도핑하여 소스 영역 및 드레인 영역을 형성하여 반도체 기판을 제공하는 단계; 상기 반도체 기판 상면에 예비 게이트 절연층을 형성하는 단계; 상기 예비 게이트 절연층 상면에 예비 게이트를 형성하는 단계; 및 제2 마스크로 상기 예비 게이트 절연층 및 상기 예비 게이트를 식각하여 게이트 절연층 및 게이트를 형성하는 단계를 포함하고, 상기 소스 영역과 상기 드레인 영역 사이에 상기 게이트와 평면상 중첩하는 제1 채널 영역 및 상기 게이트와 중첩하지 않는 제2 채널 영역을 포함하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 표시 장치는, 상기 반도체 기판 및 상기 반도체 기판 상에 배치된 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은, 발광 소자; 제1 구동 라인과 상기 발광 소자 사이에 배치된 제1 트랜지스터; 및 데이터 라인과 상기 제1 트랜지스터 사이에 배치된 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 상기 소스 영역, 상기 드레인 영역, 및 상기 게이트를 포함하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 제1 트랜지스터의 상기 게이트와 상기 소스 영역은 평면상 이격되고, 상기 제1 트랜지스터의 상기 게이트와 상기 드레인 영역은 평면상 인접한 표시 장치의 제조 방법.
  16. 제14항에 있어서, 상기 제1 마스크는 상기 제1 트랜지스터의 상기 소스 영역 및 상기 드레인 영역과 중첩하지 않는 표시 장치의 제조 방법.
  17. 제14항에 있어서, 상기 제2 마스크는 상기 제1 트랜지스터의 상기 게이트 절연층과 상기 게이트와 중첩하는 표시 장치의 제조 방법.
  18. 제13항에 있어서, 상기 제1 마스크는 상기 제2 채널 영역과 중첩하고, 상기 제2 마스크는 상기 제2 채널 영역과 중첩하지 않는 표시 장치의 제조 방법.
  19. 제13항에 있어서, 상기 제2 채널 영역은 상기 제1 채널 영역보다 높은 저항을 갖는 표시 장치의 제조 방법.
  20. 표시 패널; 상기 표시 패널을 수용하는 프레임; 및 상기 프레임이 장착된 구조체를 포함하고, 상기 표시 패널은, 반도체 기판; 및 상기 반도체 기판 및 상기 반도체 기판 상에 배치된 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은, 발광 소자; 제1 구동 라인과 상기 발광 소자 사이에 배치된 제1 트랜지스터; 및 데이터 라인과 상기 제1 트랜지스터 사이에 배치된 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터는 채널 영역, 상기 채널 영역의 제1 측에 인접한 소스 영역, 상기 채널 영역의 제2 측에 인접한 드레인 영역, 및 상기 채널 영역 상에 배치된 게이트를 포함하고, 상기 제1 트랜지스터의 상기 채널 영역은 상기 제1 트랜지스터의 상기 게이트와 중첩하는 제1 채널 영역 및 상기 제1 트랜지스터의 상기 게이트와 중첩하지 않는 제2 채널 영역을 포함하는 전자 장치.

Description

표시 장치, 이를 포함하는 전자 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE, ELECTRONIC APPARATUS INCLUDING THE SAME AND METHOD OF MANUFATURING DISPLAY DEVICE} 본 발명은 표시 장치, 이를 포함하는 전자 장치 및 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 기판을 포함하는 표시 장치, 이를 포함하는 전자 장치 및 표시 장치의 제조 방법에 관한 것이다. 사용자에게 영상을 제공하는 스마트 폰, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자장치는 영상을 표시하기 위한 표시장치를 포함한다. 증강 현실 장치, 가상 현실 장치, 또는 비디오 프로젝션 장치는 마이크로 표시장치를 포함할 수 있다. 마이크로 표시장치는 저전력으로 구동되면서 고휘도의 영상을 표시하기 위해 실리콘 웨이퍼 및 실리콘 웨이퍼에 배치된 발광소자를 포함할 수 있다. 도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 유닛 영역의 평면도이다. 도 3b는 도 3a의 제1 발광영역, 제2 발광영역, 및 제3 발광영역 중 하나의 발광영역에 대응하는 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 5a는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 5b는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 5c는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 6은 본 발명의 일 실시예에 따른 제1 트랜지스터의 블록도이다. 도 7은 본 발명의 일 실시예에 따른 제2 트랜지스터의 블록도이다. 도 8은 본 발명의 일 실시예에 따른 제1 트랜지스터의 평면도이다. 도 9는 본 발명의 일 실시예에 따른 제2 트랜지스터의 평면도이다. 도 10a 내지 도 10f는 본 발명의 일 실시예에 따른 제1 트랜지스터의 제조방법을 도시한 단면도이다. 도 11은 본 발명의 일 실시예에 따른 전자 장치의 블록도이다. 도 12는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. 동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다. 또한, "아래에", "하측에", "상에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 1을 참조하면, 표시 장치(DD)는 제1 방향(DR1)과 나란한 장변 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)과 나란한 단변들을 포함하는 직사각형 형상일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 표시 장치(DD)는 원형 또는 다각형 등의 다양한 형상일 수 있다. 이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서, "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태로 정의된다. 일 실시예의 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 텔레비전, 모니터, 외부 광고판, 태블릿, 자동차 내비게이션 유닛, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 게임기, 스마트폰, 카메라, 웨어러블 장치에 채용되는 표시 장치일 수 있다. 예를 들어, 웨어러블 장치는 가상 현실 장치, 증강 현실 장치 및 스마트 워치 등을 포함할 수 있다. 가상 현실 장치 및 증강 현실 장치는 사용자가 착용 가능한 안경 형태의 장치일 수 있다. 이 장치들은 단지 실시예로서 제시된 것들이며, 본 발명의 개념에서 표시 장치(DD)는 표시 영역(DA)을 통해 이미지를 표시할 수 있다. 비표시 영역(NDA)을 표시 영역(DA)을 에워쌀 수 있다. 도 1에 도시된 것과 달리, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 표시 영역(DA)에는 복수 개의 화소들(PX)이 배치될 수 있다. 화소들(PX)은 매트릭스 형태로 배치될 수 있다. 화소들(PX) 각각은 화소 회로 및 발광 다이오드를 포함할 수 있다. 화소들(PX)은 모두 동일한 색상의 광을 생성할 수 있다. 이와 달리, 표시 영역(DA)에는 서로 다른 색상의 광을 생성하는 복수개의 화소들(PX), 예를 들어, 제1 컬러광(또는 레드광)을 출력하는 제1 화소들, 제2 컬러광(또는 그린광)을 출력하는 제2 화소들 및 제3 컬러광(또는 블루광)을 출력하는 제3 화소들이 배치될 수 있다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2를 참조하면, 표시 장치(DD)는 회로층(CL), 발광 소자층(EDL), 박막 봉지층(TFE), 컬러 필터층(CFL), 렌즈층(LEL), 오버 코트층(OCL), 윈도우(WM), 및 편광층(POL)을 포함할 수 있다. 회로층(CL)에 데이터 드라이버(200, 도 4 참조), 게이트 드라이버(300, 도 4 참조), 및 화소 회로(PXCa, 도 5a 참조) 등을 구성하는 트랜지스터들이 형성될 수 있다. 회로층(CL)은 적어도 하나의 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체 패턴, 및 도전층이 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로층(CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 회로층(CL) 상에 발광 소자층(EDL)이 배치될 수 있다. 발광 소자층(EDL)은 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다. 본 실시예에서 제1 전극(AE)은 애노드(anode)이고, 제2 전극(CE)은 캐소드(cathode)일 수 있다. 제1 전극(AE)은 투명 전도성 산화물 패턴을 포함할 수 있다. 제1 전극(AE)은 화소들 각각에 분리되어 형성될 수 있다. 투명 전도성 산화물 패턴은 정공 주입이 용이한 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnOx), 인듐 산화물(In2O3), 또는 알루미늄 도핑된 아연 산화물(AZO)을 포함할 수 있다. 제1 전극(AE)은 단층 또는 다층 구조를 가질 수 있다. 발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 일체의 형상을 갖고 화소들에 공통으로 제공될 수 있다. 발광층(EL)이 일체의 형상을 각는 경우, 발광층(EL)은 청색광을 제공하거나, 백색 광을 제공할 수도 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층(EL) 각각은 제1 컬러광, 제2 컬러광, 및 제3 컬러광 중 적어도 하나의 광을 발광할 수 있다. 발광층(EL)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있으며, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다. 발광 소자층(EDL)상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(EDL)을 보호할 수 있다. 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막)을 더 포함할 수 있다. 박막 봉지층(TFE)은 순차적으로 적층된 봉지 무기층, 봉지 유기층, 및 봉지 무기층을 포함할 수 있으나, 박막 봉지층(TFE)을 구성하는 층들이 이에 제한되는 것은 아니다. 박막 봉지층(TFE) 상에 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 복수 개의 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다.