Search

KR-20260060651-A - DATA DRIVER AND DISPLAY DEVICE INCLUDING THE SAME

KR20260060651AKR 20260060651 AKR20260060651 AKR 20260060651AKR-20260060651-A

Abstract

본 발명은 각 수평 기간들에 순차로 입력되는 영상 데이터들을 샘플링하여 출력하는 레지스터부; 상기 레지스터부로부터 출력되는 상기 영상 데이터들을 래치하고, 래치 출력 제어 신호에 동기하여 상기 영상 데이터들을 출력하는 래치부; 상기 래치부로부터 출력된 상기 영상 데이터들을 감마 보상 전압으로 변환하여 데이터 전압들을 생성하는 디지털 아날로그 변환부; 상기 디지털 아날로그 변환부에서 생성된 상기 데이터 전압들을 데이터 라인들에 순차로 출력하는 복수의 출력 버퍼들; 소스 출력 인에이블 신호에 응답하여, 상기 출력 버퍼들과 상기 데이터 라인들을 각각 연결하는 버퍼 스위칭 소자들; 적어도 하나의 차지 셰어 라인과 상기 데이터 라인들 사이의 연결을 제어하는 차지 셰어 회로; 및 상기 래치부로부터 출력되는 영상 데이터들의 계조 값에 기초하여, 상기 차지 셰어 회로를 제어하기 위한 제어 신호를 출력하는 연산부를 포함하는, 데이터 구동부 및 이를 포함하는 표시 장치에 관한 것이다.

Inventors

  • 김대환

Assignees

  • 엘지디스플레이 주식회사

Dates

Publication Date
20260506
Application Date
20241025

Claims (18)

  1. 각 수평 기간들에 순차로 입력되는 영상 데이터들을 샘플링하여 출력하는 레지스터부; 상기 레지스터부로부터 출력되는 상기 영상 데이터들을 래치하고, 래치 출력 제어 신호에 동기하여 상기 영상 데이터들을 출력하는 래치부; 상기 래치부로부터 출력된 상기 영상 데이터들을 감마 보상 전압으로 변환하여 데이터 전압들을 생성하는 디지털 아날로그 변환부; 상기 디지털 아날로그 변환부에서 생성된 상기 데이터 전압들을 데이터 라인들에 순차로 출력하는 복수의 출력 버퍼들; 소스 출력 인에이블 신호에 응답하여, 상기 출력 버퍼들과 상기 데이터 라인들을 각각 연결하는 버퍼 스위칭 소자들; 적어도 하나의 차지 셰어 라인과 상기 데이터 라인들 사이의 연결을 제어하는 차지 셰어 회로; 및 상기 래치부로부터 출력되는 영상 데이터들의 계조 값에 기초하여, 상기 차지 셰어 회로를 제어하기 위한 제어 신호를 출력하는 연산부를 포함하는, 데이터 구동부.
  2. 제1항에 있어서, 상기 차지 셰어 회로는, 상기 적어도 하나의 차지 셰어 라인; 및 상기 적어도 하나의 차지 셰어 라인과 상기 데이터 라인들 사이에 연결되는 적어도 하나의 차지 셰어 스위칭 소자를 포함하고, 각각의 차지 셰어 스위칭 소자는, 턴-온 레벨의 상기 제어 신호에 응답하여 대응되는 데이터 라인을 대응되는 차지 셰어 라인에 연결하는, 데이터 구동부.
  3. 제2항에 있어서, 상기 각각의 차지 셰어 스위칭 소자는, 상기 대응되는 데이터 라인과 상기 대응되는 차지 셰어 라인 사이에 연결되고, 게이트 전극이 상기 연산부에 연결되어 상기 제어 신호를 입력받는 트랜지스터로 구성되는, 데이터 구동부.
  4. 제2항에 있어서, 상기 연산부는, 상기 영상 데이터들의 상기 계조 값에 기초하여, 차지 셰어 모드로 구동할 적어도 하나의 데이터 라인을 선택하고, 상기 선택된 데이터 라인에 연결된 스위칭 소자들로 턴-온 레벨의 제어 신호를 출력하는, 데이터 구동부.
  5. 제4항에 있어서, 상기 연산부는. 복수의 계조 영역들을 정의하고, 상기 계조 값이 동일한 계조 영역에 포함되는 영상 데이터들을 선택하고, 상기 선택된 영상 데이터들이 인가될 데이터 라인들을 동일한 차지 셰어 라인에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하는, 데이터 구동부.
  6. 제5항에 있어서, 상기 연산부는, 상기 계조 값이 고계조 영역 및 저계조 영역에 포함되는 영상 데이터들을 선택하고, 상기 선택된 영상 데이터들이 인가될 데이터 라인들을 동일한 차지 셰어 라인에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하는, 데이터 구동부.
  7. 제5항에 있어서, 상기 연산부는, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값과 다음 영상 데이터의 계조 값이 상이한 계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 모드로 구동하는, 데이터 구동부.
  8. 제5항에 있어서, 상기 연산부는, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값이 고계조 영역에 포함되고, 다음 영상 데이터의 계조 값이 저계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 모드로 구동하는, 데이터 구동부.
  9. 제5항에 있어서, 상기 연산부는, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값이 저계조 영역에 포함되고, 다음 영상 데이터의 계조 값이 고계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 모드로 구동하는, 데이터 구동부.
  10. 제5항 또는 제6항에 있어서, 제n-1(n은 2 이상의 자연수) 수평 기간 동안 상기 데이터 라인들로 제n 영상 데이터에 대응하는 데이터 전압들이 인가되고, 차지 셰어 기간 동안, 상기 동일한 차지 셰어 라인에 연결된 데이터 라인들 사이에 전압 재분배가 수행되고, 제n 수평 기간 동안 상기 데이터 라인들로, 제n+1 영상 데이터에 대응하는 전압과, 상기 재분배된 전압의 차이에 대응하는 데이터 전압들이 인가되는, 데이터 구동부.
  11. 제10항에 있어서, 상기 차지 셰어 기간 동안, 상기 동일한 차지 셰어 라인에 연결된 데이터 라인들은, 상기 n-1 수평 기간에 상기 동일한 차지 셰어 라인에 연결된 데이터 라인들에 충전된 전압들의 평균값으로 충전되는, 데이터 구동부.
  12. 제10항에 있어서, 상기 제n-1 수평 기간 동안 턴-온 레벨의 상기 소스 출력 인에이블 신호가 인가되고, 차지 셰어 기간 동안, 턴-오프 레벨의 상기 소스 출력 인에이블 신호가 인가되고, 상기 제n 수평 기간 동안 상기 턴-온 레벨의 상기 소스 출력 인에이블 신호가 인가되는, 데이터 구동부.
  13. 제5항에 있어서, 상기 적어도 하나의 차지 셰어 라인은, 상기 복수의 계조 영역들의 개수에 대응하여 마련되는, 데이터 구동부.
  14. 화소들이 배치되는 표시 패널; 데이터 라인들을 통해 상기 화소들로 데이터 전압들을 인가하는 데이터 구동부; 스캔 라인들을 통해 상기 화소들로 스캔 신호들을 인가하는 게이트 구동부; 및 상기 데이터 구동부로 영상 데이터들 및 데이터 구동 제어 신호를 인가하는 타이밍 제어부를 포함하되, 상기 데이터 구동부는, 상기 영상 데이터들을 샘플링하여 출력하는 레지스터부; 상기 레지스터부로부터 출력되는 상기 영상 데이터들을 래치하고, 래치 출력 제어 신호에 동기하여 상기 영상 데이터들을 출력하는 래치부; 상기 래치부로부터 출력된 상기 영상 데이터들을 감마 보상 전압으로 변환하여 상기 데이터 전압들을 생성하는 디지털 아날로그 변환부; 상기 디지털 아날로그 변환부에서 생성된 상기 데이터 전압들을 상기 데이터 라인들에 순차로 출력하는 복수의 출력 버퍼들; 소스 출력 인에이블 신호에 응답하여, 상기 출력 버퍼들과 상기 데이터 라인들을 각각 연결하는 버퍼 스위칭 소자들; 적어도 하나의 차지 셰어 라인과 상기 데이터 라인들 사이의 연결을 제어하는 차지 셰어 스위칭 소자들이 구비된 차지 셰어 회로; 및 상기 래치부로부터 출력되는 영상 데이터들의 계조 값에 기초하여, 상기 차지 셰어 스위칭 소자들을 제어하기 위한 제어 신호를 출력하는 연산부를 포함하는, 표시 장치.
  15. 제14항에 있어서, 상기 연산부는. 복수의 계조 영역들을 정의하고, 상기 계조 값이 동일한 계조 영역에 포함되는 영상 데이터들을 선택하고, 상기 선택된 영상 데이터들이 인가될 데이터 라인들을 동일한 차지 셰어 라인에 연결하도록 상기 스위칭 소자들을 제어하는, 표시 장치.
  16. 제15항에 있어서, 상기 연산부는, 상기 계조 값이 고계조 영역 및 저계조 영역에 포함되는 영상 데이터들을 선택하고, 상기 선택된 영상 데이터들이 인가될 데이터 라인들을 동일한 차지 셰어 라인에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하는, 표시 장치.
  17. 제15항에 있어서, 상기 연산부는, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값과 다음 영상 데이터의 계조 값이 상이한 계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 라인들 중 어느 하나에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하는, 표시 장치.
  18. 제15항에 있어서, 상기 연산부는, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값이 고계조 영역에 포함되고, 다음 영상 데이터의 계조 값이 저계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 라인들 중 어느 하나에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하고, 상기 순차로 입력되는 영상 데이터들 중, 이전 영상 데이터의 계조 값이 저계조 영역에 포함되고, 다음 영상 데이터의 계조 값이 고계조 영역에 포함되면, 상기 다음 영상 데이터가 인가될 데이터 라인을 상기 차지 셰어 라인들 중 어느 하나에 연결하도록 상기 차지 셰어 스위칭 소자들을 제어하는, 표시 장치.

Description

데이터 구동부 및 이를 포함하는 표시 장치{DATA DRIVER AND DISPLAY DEVICE INCLUDING THE SAME} 본 발명은 데이터 구동부 및 이를 포함하는 표시 장치에 관한 것이다. 정보화 사회가 발전함에 따라 다양한 형태의 표시 장치가 개발되고 있다. 최근에는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 발광 표시 장치(Organic Light Emitting Display; OLED)와 같은 여러 가지 표시 장치가 활용되고 있다. 표시 장치는 화소들이 배치되는 표시 패널, 화소들로 데이터 전압을 인가하는 데이터 구동부, 화소들로 게이트 신호를 인가하는 게이트 구동부 및 데이터 구동부와 게이트 구동부의 동작 타이밍을 제어하는 타이밍 제어부로 구성될 수 있다. 표시 장치가 대형화되고 해상도가 높아짐에 따라, 따른 데이터 구동부의 발열량 및 전력 소모를 감소시키고, 신뢰성을 향상시키기 위해 차이 셰어(charge share) 구동 방식이 연구되고 있다. 차지 셰어 구동 방식에서는, 각 수평 기간의 데이터 전압 출력 전이나 극성 변경 시에 데이터 라인들을 전기적으로 연결하고, 데이터 전압들의 평균 전압을 공급함으로써 각 데이터 라인의 충분한 충전 시간 및 충전량을 확보할 수 있게 한다. 도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다. 도 2는 일 실시 예에 따른 화소의 회로도이다. 도 3은 도 2에 도시된 화소의 구동 방법을 나타낸 타이밍도이다. 도 4는 제1 실시 예에 따른 소스 드라이브 IC의 구성을 나타낸 블록도이다. 도 5는 제2 실시 예에 따른 소스 드라이브 IC의 구성을 나타낸 블록도이다. 도 6은 일 실시 예에 따른 계조 영역들을 나타낸 도면이다. 도 7은 일 실시 예에 따른 화소 및 소스 드라이브 IC에 인가되는 신호들을 나타낸 파형도이다. 도 8은 수평 기간들 사이에서 데이터 전압들의 계조 값 변화의 일 예를 나타낸 도면이다. 도 9는 도 8의 실시 예에 따른 차지 셰어 회로의 동작 상태의 일 실시 예를 나타낸 도면이다. 도 10은 도 8의 실시 예에 따른 차지 셰어 회로의 동작 상태의 다른 실시 예를 나타낸 도면이다. 도 11 내지 도 14는 차지 셰어 동작에 따른 소비 전력 개선 효과를 나타낸 도면들이다. 도 15는 제3 실시 예에 따른 소스 드라이브 IC의 구성을 나타낸 블록도이다. 기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 도 1은 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다. 도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50)을 포함한다. 타이밍 제어부(10)는 게이트 구동부(20) 및 데이터 구동부(30)의 동작 타이밍을 제어할 수 있다. 타이밍 제어부(10)는 외부의 호스트 시스템 등으로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다. 타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 발광 구동 제어 신호(CONT2), 데이터 구동 제어 신호(CONT3) 및 전원 공급 제어 신호(CONT4)를 생성 및 출력할 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 신호들에 기초하여, 스캔 신호들을 생성하는 스캔 구동 회로(20A)를 포함할 수 있다. 스캔 구동 회로(20A)는 생성된 스캔 신호들을 복수의 스캔 라인들(GL)을 통해 화소(PX)들에 제공할 수 있다. 일 실시 예에서, 하나의 화소(PX)는 상이한 파형을 갖는 복수 개의 스캔 신호들을 수신하도록 구성될 수 있다. 이러한 실시 예에서, 스캔 구동 회로(20A)는 복수 개의 스캔 신호들을 각각 대응되는 스캔 라인(GL)을 통해 화소(PX)들로 제공할 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 신호들에 기초하여, 발광 제어 신호들을 생성하는 발광 구동 회로(20B)를 더 포함할 수 있다. 발광 구동 회로(20B)는 생성된 발광 제어 신호들을 발광 라인들(EL)을 통해 화소(PX)들에 제공할 수 있다. 게이트 구동부(20)는 표시 패널(50) 상에 실장되는 게이트 인 패널(Gate In Panel) 형태로 구성될 수 있다. 게이트 구동부(20)는 표시 패널(50)의 일측에 배치되거나, 도시된 것과 같이 표시 패널(50)의 양측(예를 들어, 좌측 및 우측)에 배치될 수 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동부(20)는 도시된 것과 같이 표시 패널(50)의 양측(예를 들어, 좌측과 우측)에 모두 배치되거나, 표시 패널(50)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다. 데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT3)에 기초하여, 데이터 신호들을 생성할 수 있다. 일 실시 예에서, 데이터 구동 제어 신호(CONT3)는 소스 출력 인에이블 신호, 래치 출력 제어 신호, 데이터 패킷 처리 옵션(예를 들어, 이퀄라이징 수준, 수신 저항 등)을 지시하는 정보 등을 포함할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL)을 통해 화소(PX)들에 제공할 수 있다. 데이터 구동부(30)는 적어도 하나의 소스 드라이브 IC를 포함할 수 있다. 소스 드라이브 IC는 COF(Chip On Film) 또는 COP(Chip On Plastic) 방식으로 연성 필름에 실장되어, 표시 패널(50)의 일측에 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT4)에 기초하여 표시 패널(50)에 제공될 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 생성할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)을 통해 화소(PX)들에 제공할 수 있다. 또한, 전원 공급부(40)는 화소(PX)의 구동에 필요한 초기화 전압(Vini)을 더 생성하여, 대응되는 전압 라인(ViniL)을 통해 화소(PX)들에 제공할 수 있다. 표시 패널(50)에는 복수의 화소(PX)(또는, 서브 화소로 명명됨)들이 배치된다. 화소(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다. 하나의 화소 행에 배치된 화소(PX)들은 동일한 스캔 라인(GL) 및 발광 라인(EL)에 연결되고, 하나의 화소 열에 배치된 화소(PX)들은 동일한 데이터 라인(DL)에 연결된다. 화소(PX)들은 발광 라인(EL)을 통해 인가되는 발광 제어 신호에 응답하여, 스캔 라인(GL) 및 데이터 라인(DL)을 통해 공급되는 스캔 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다. 일 실시 예에서, 각각의 화소(PX)는 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 다른 실시 예에서, 각각의 화소(PX)는 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수 있다. 다양한 실시 예에서, 각각의 화소(PX)는 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수도 있다. 도 1에서는 게이트 구동부(20), 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20), 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel; GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다. 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수 있다. 예를 들어, 타이밍 제어부(10), 데이터 구동부(30) 및 전원 공급부(40)는 통합된 집적 회로(Integrated Circuit; IC) 형태의 구동 칩으로 구성될 수 있다. 이러한 구동 칩은 예를 들어, FPCB(Flexible Printed Circuit Board) 형태로 구현될 수 있다. 도 2는 일 실시 예에 따른 화소의 회로도이다. 도 2에서는 n번째 화소 행에 배치되는 화소(PX)의 일 예가 도시된다. 도 2를 참조하면, 일 실시 예에 따른 화소(PX)는 구동 트랜지스터(DT), 구동 트랜지스터(DT)에 연결된 발광 소자(LD) 및 구동 트랜지스터(DT)를 통해 발광 소자(LD)에 인가될 구동 전류량을 제어하기 위한 제어 회로를 포함할 수 있다. 예를 들어, 제어 회로는 제1 내지 제6 트랜지스터들(T1 내지 T6) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 구동 트랜지스터(DT)의 제1 전극은 제2 노드(N2)를 통해 고전위 구동 전압(ELVDD)을 인가받도록 구성되고(고전위 구동 전압 라인(PL1)에 연결되고), 제2 전극은 제3 노드(N3)에 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 연결된다. 구동 트랜지스터(DT)는 제1