Search

KR-20260060699-A - Synchronization method for multiple signal processing integrated circuits

KR20260060699AKR 20260060699 AKR20260060699 AKR 20260060699AKR-20260060699-A

Abstract

본 발명은 복수 신호처리 집적회로의 동기화 방법에 관한 것으로, a) 제1신호처리 IC에서 동기화 펄스를 송신하고, 제2신호처리 IC로부터 상기 동기화 펄스에 대한 응답을 수신하여 총 경과 시간을 확인하는 단계와, b) 제1신호처리 IC에서 제2신호처리 IC까지 통신선로를 통해 상기 동기화 펄스의 전송에 소요되는 시간 정보인 외부 처리 시간을 구하는 단계와, c) 상기 시간 정보에 따라 제1신호처리 IC에서 동기화 펄스를 송신한 후, 상기 시간 정보가 경과한 후에 처리된 데이터를 출력하고, 제2신호처리 IC에서는 동기화 펄스가 수신되면 처리된 데이터를 출력하여, 제1신호처리 IC와 제2신호처리 IC의 출력을 동기화하는 단계를 포함할 수 있다.

Inventors

  • 이지헌

Assignees

  • 한국전자기술연구원

Dates

Publication Date
20260506
Application Date
20241025

Claims (7)

  1. a) 제1신호처리 IC에서 동기화 펄스를 송신하고, 제2신호처리 IC로부터 상기 동기화 펄스에 대한 응답을 수신하여 총 경과 시간을 확인하는 단계; b) 제1신호처리 IC에서 제2신호처리 IC까지 통신선로를 통해 상기 동기화 펄스의 전송에 소요되는 시간 정보인 외부 처리 시간을 구하는 단계; c) 상기 시간 정보에 따라 제1신호처리 IC에서 동기화 펄스를 송신한 후, 상기 시간 정보가 경과한 후에 처리된 데이터를 출력하고, 제2신호처리 IC에서는 동기화 펄스가 수신되면 처리된 데이터를 출력하여, 제1신호처리 IC와 제2신호처리 IC의 출력을 동기화하는 단계를 포함하는 복수 신호처리 집적회로 동기화 방법.
  2. 제1항에 있어서, 상기 a) 단계에서, 상기 제1신호처리 IC는, 동기화 알고리즘을 통해 동기화 펄스를 생성 및 송신하고, 제2신호처리 IC로부터 동기화 펄스에 대한 응답을 수신하여, 동기화 알고리즘을 수행하기까지의 총 경과 시간을 확인하는 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.
  3. 제2항에 있어서, 상기 b) 단계는, 상기 제2신호처리 IC에서 확인되는 동기화 펄스의 입력부터 응답의 송신까지의 시간을 내부 처리 시간으로 하고, 상기 총 경과 시간에서 내부 처리 시간의 2배를 제한 시간이, 통신선로를 통한 동기화 펄스의 전송시간과 응답의 전송시간의 합인 외부 처리 시간으로 결정하는 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.
  4. 제3항에 있어서, 상기 c) 단계에서, 상기 시간 정보는, 상기 외부 처리 시간의 절반인 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.
  5. 제1항에 있어서, 상기 총 경과 시간은, 상기 제1신호처리 IC의 내부 처리 시간과 제2신호처리 IC의 내부 처리 시간의 합인 내부 처리 시간과, 상기 제1신호처리 IC와 제2신호처리 IC 사이의 통신선로를 통해 상기 동기화 펄스와 응답이 전송되는 시간의 합인 외부 처리 시간의 합인 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.
  6. 제5항에 있어서, 상기 c) 단계는, 상기 외부 처리 시간의 절반을 시간 정보로 결정하고, 제1신호처리 IC는 동기화 펄스를 송신한 후, 상기 시간 정보가 경과한 후에 처리된 데이터를 출력하고, 제2신호처리 IC는 동기화 펄스를 수신하면 즉시 처리된 데이터를 출력하는 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.
  7. 제1항에 있어서, 상기 제1신호처리 IC는 설정된 주기 또는 최초 전원의 공급시, 상기 총 경과 시간을 다시 구하고, 상기 제2신호처리 IC는 내부 처리 시간을 다시 구하여, 상기 시간 정보를 갱신하는 것을 특징으로 하는 복수 신호처리 집적회로의 동기화 방법.

Description

복수 신호처리 집적회로 동기화 방법{Synchronization method for multiple signal processing integrated circuits} 본 발명은 복수 신호처리 집적회로 동기화 방법에 관한 것으로, 더 상세하게는 외부 동기화 집적회로를 사용하지 않고 동기화할 수 있는 복수 신호처리 IC 동기화 방법에 관한 것이다. 일반적으로, 차량의 안전을 위해 사용되는 어라운드뷰 같은 경우에는 다수의 영상처리 집적회로(IC, Integrated Chip)를 사용하고, 이를 단일 패널로 전송해서 영상을 보여주는 방식을 사용하고 있다. 기존에는 연산량이 적기 때문에 단일 영상처리 집적회로를 사용해서 영상을 처리할 수 있었다. 하지만 어라운드뷰는 카메라 채널 수가 늘어나고, 카메라 채널 수에 비례하여 연산 처리량이 증가하면서, 하나의 영상처리 IC로는 영상 처리가 불가능하게 되었다. 복수의 영상처리 IC를 사용해서 영상처리 연산을 수행한 뒤, 디스플레이를 각각 제어해야 하는데, 복수의 IC를 통해서 디스플레이를 제어할 경우 복수의 IC간의 데이터가 동기화 되지 않으면 화면 이상이 발생한다. 이에 따라 복수 IC를 사용해서 디스플레이를 제어할 경우 발생되는 신호 동기화 문제 해결이 필요하다. 종래에는 별도의 동기화 IC를 사용하여 복수의 영상처리 IC 각각이 동일한 시점의 비디오 데이터를 출력하도록 제어하는 방법을 사용하였다. 도 1은 종래 복수의 신호처리 IC의 동기화 회로의 예시도이다. 도 1을 참조하면 종래에는 각각 서로 다른 카메라에서 촬영된 이미지를 처리하여 디스플레이(40)의 지정된 영역에 영상을 표시하는 제1신호처리 IC(20) 및 제2신호처리 IC(30)와, 상기 제1신호처리 IC(20)와 제2신호처리 IC(30)에 동기화 펄스를 제공하여 제1신호처리 IC(20)와 제2신호처리 IC(30)의 연산 및 출력을 동기화하는 동기화 IC(10)를 포함하여 구성된다. 동기화 IC(10)는 주기적인 펄스신호(동기화 펄스)를 출력하며, 제1신호처리 IC(20)와 제2신호처리 IC(30)는 각각 동기화 펄스에 동기되어 서로 다른 이미지 센서(카메라)에서 촬영된 영상을 처리하고, 동기를 맞춰 출력한다. 따라서, 제1신호처리 IC(20)와 제2신호처리 IC(30)는 각각 동일한 시점에서 촬영된 영상을 디스플레이(40)에 표시할 수 있다. 제1신호처리 IC(20)와 제2신호처리 IC(30)의 출력 이미지는 디스플레이(40)의 지정된 위치에 표시될 수 있다. 위와 같은 구성의 종래 복수 신호처리 IC 동기화는, 최근의 자동차에 적용될 수 있으며, 이때 협소한 공간에 다수의 신호처리 IC를 실장해야 하나 각 신호처리 IC의 동기화를 위한 별도의 집적회로를 사용해야 하기 때문에 설치가 용이하지 않다는 단점이 있었다. 또한, 동기화 IC(10)의 이상 등으로 한 번 동기화에 이상이 발생하는 경우, 디스플레이(40)에 표시되는 다수의 영상에 동기화가 이루어지지 않을 수 있다는 문제점도 예측할 수 있다. 도 1은 종래 복수 신호처리 집적회로 동기화 회로의 예시도이다. 도 2는 본 발명 복수 신호처리 집적회로 동기화 방법을 설명하기 위한 구성도이다. 도 3은 본 발명 복수 신호처리 집적회로 동기화 방법을 설명하기 위한 표이다. 본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성요소는 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성요소의 비율은 과장되거나 축소될 수 있다. '제1', '제2' 등의 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 상기 구성요소는 위 용어에 의해 한정되어서는 안 된다. 위 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 '제1구성요소'는 '제2구성요소'로 명명될 수 있고, 유사하게 '제2구성요소'도 '제1구성요소'로 명명될 수 있다. 또한, 단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. 본 발명의 실시예에서 사용되는 용어는 다르게 정의되지 않는 한, 해당 기술분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하에서는, 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 복수 신호처리 집적회로 동기화 방법에 대해 설명하기로 한다. 도 2와 도 3은 각각 본 발명의 바람직한 실시 예에 따른 복수 신호처리 집적회로 동기화 방법을 설명하기 위한 하드웨어 구성도와 처리 흐름 표이다. 도 2와 도 3을 각각 참조하면, 본 발명은 복수의 신호처리 IC(1,2)와, 복수의 신호처리 IC(1,2)의 출력 영상을 표시하는 디스플레이(3)를 포함하는 하드웨어에 적용될 수 있다. 복수의 신호처리 IC(1,2)는 각각 상호 통신(양방향 통신)이 가능한 것으로 한다. 이때의 신호처리 IC(1,2) 간의 상호 통신은 도선을 통해 이루어지며, 복잡한 데이터를 송수신하는 것이 아니라 펄스 신호를 상호 통신하는 것으로 할 수 있다. 도 2에 도시한 바와 같이 제1신호처리 IC(1)와 제2신호처리 IC(2)는 상호 펄스 신호를 송신 및 수신할 수 있으며, 이때 제1신호처리 IC(1)와 제2신호처리 IC(2)는 두 개의 통신선로를 사용할 수 있다. 제1통신선로(4)는 제1신호처리 IC(1)의 송신단과 제2신호처리 IC(2)의 수신단을 연결하며, 제2통신선로(5)는 제2신호처리 IC(2)의 송신단과 제1신호처리 IC(1)의 수신단을 연결할 수 있다. 이때 제1신호처리 IC(1)와 제2신호처리 IC(2)는 동일한 동기화 알고리즘에 의해 동기화되는 것으로 한다. 상기 제1신호처리 IC(1)와 제2신호처리 IC(2)는 각각 영상처리 IC일 수 있으며, 이미지 센서에서 촬영된 영상을 각각 동기에 맞춰 처리하고, 디스플레이(3)에 출력하는 것으로 할 수 있다. 본 발명에서는 영상신호를 처리하기 위한 신호처리 IC를 예로들어 설명하지만, 본 발명은 다수의 신호처리 IC를 사용하는 시스템에서, 각 신호처리 IC의 동기화를 위해 사용될 수 있다. 먼저, 제1신호처리 IC(1)는 최초의 동기화 펄스 신호를 제1통신선로(4)를 통해 출력하고, 제2신호처리 IC(2)는 제1신호처리 IC(1)의 동기화 펄스 신호가 수신되면 그에 상응하는 동기화 펄스 신호를 제2통신선로(5)를 통해 출력한다. 제2신호처리 IC(2)의 동기화 펄스 신호를 제2통신선로(5)를 통해 수신한 제1신호처리 IC(1)는 동기화 알고리즘을 처리한다. 위에서는 설명의 편의를 위해 각 신호처리 IC(1,2)의 송신단과 수신단을 나누어 설명하였으나, 각 신호처리 IC(1,2)의 송수신단이 단일한 경우 하나의 통신선로를 사용하여 구현될 수도 있다. 이때 제1신호처리 IC(1)를 마스터, 제2신호처리 IC(2)를 슬레이브 개념으로 설명하나, 실질적인 회로 구성에서는 반대의 경우로 제작하여도 이상없이 사용할 수 있다. 도 3을 참조하여 본 발명의 각 단계에 대하여 구체적으로 설명한다. 먼저, 마스터로 작용하는 제1신호처리 IC(1)의 동기화 알고리즘에서 동기화 펄스의 출력이 요청되면, 제1신호처리 IC(1)는 제1통신선로(4)를 통해 동기화 펄스를 송신한다. 이때 경과된 시간을 각각 a와 b라고 정의한다. 제1통신선로(4)를 통해 제1신호처리 IC(1)의 동기화 펄스가 전달되는 시간을 c라고 정의하고, 제1신호처리 IC(1)의 동기화 펄스가 제2신호처리 IC(2)에 수신되기까지의 경과 시간을 d라고 정의한다. 그 다음, 제2신호처리 IC(2)가 동기화 알고리즘에 동기화 펄스가 수신됨을 입력하기까지 경과한 시간을 e, 제2신호처리 IC(2)의 동기화 알고리즘 처리까지 시간을 f라고 하고, 동기화 알고리즘 처리 결과의 출력까지의 경과시간을 g로 정의한다. 그 다음, 동기화 알고리즘 처리에 따라 제2신호처리 IC(2)에서 동기화 펄스신호가 출력되기까지의 경과시간을 h, 제2통신선로(5)를 통해 동기화 펄스가 전달되는 시간을 i로 정의한다. 그 다음, 동기화 펄스가 제1신호처리 IC(1)에 입력될 때까지의 경과 시간을 j, 제1신호처리 IC(1)의 동기화 알고리즘에 입력될 때까지의 경과 시간을 k, 제1신호처리 IC(1)의 동기화 알고리즘의 처리까지의 경과시간을 l이라고 정의한다. 즉, 제1신호처리 IC(1)에서 동기화 알고리즘을 실행하여, 동기화 펄스를 송신하고, 이를 수신한 제2신호처리 IC(2)에서 동기화 알고리즘을 실행한 후, 다시 동기화 펄스를 발생시켜 제1신호처리 IC(1)에서 수신하고, 알고리즘을 처리하는데 까지 걸리는 총시간은 a+b+c+d+e+f+g+h+i+j+k+l이 된다. 이때, 제1신호처리 IC(1)와 제2신호처리 IC(2) 각각에서 처리된 영상을 동 시점에서 출력하기 위해서는, 제1신호처리 IC(1)에서 제2신호처리 IC(2)로 송신되는 동기화 펄스의 전달시간을 알아야 한다. 데이터 전달 시간을 알면 제1신호처리 IC(1)에 동기화 펄스를 발생시킨뒤 데이터 전달시간이후 데이터를 출력하면 제2신호처리 IC(2)에서도 이론적으로는 거의 동시점에 영상 데이터 출력이 가능하다. 이를 위해서 제1신호처리 IC(1)에서 확인할 수 있는 시간 정보는 전체 경과시간인 모든 경과 시간의 합(a + b + ... k + l)이다. 또한, 제2신호처리 IC(2)에서 확인할 수있는 시간 정보는 제2신호처리 IC(2)에 동기화 펄스가 수신된 후, 제1신호처리 IC(1)로 동기화 신호를 출력하기까지 걸린 경과 시간(d+e+f+g+h)이다. 이때, 제1신호처리 IC(1)와 제2신호처리 IC(2)가 동일한 것이라면, d=j, e=k, f=I, g=b, h=b가 성립하게 된다. 따라서, 전체경과시간(a+b+..중략..+k+l)에서 2X(d+e+f+g+h)를 빼게 되면, 동기화 펄스의 전송 시간의