KR-20260061026-A - PHASE CHANGE MATERIAL DEVICE AND METHODS FOR FORMING THE SAME

Abstract

상 변화 메모리 디바이스는, 바닥 전극의 최상면 세그먼트가 비아 개구부 아래에서 노출되도록 바닥 전극, 유전체 물질층, 및 유전체 물질층을 관통하여 연장되는 비아 개구부를 형성하는 단계; 비아 개구부의 주변 영역에 튜브형 유전체 스페이서를 형성하는 단계; 히터 라이너층, 상 변화 물질을 포함하는 상 변화 물질층, 및 최상부 전극 물질층을 포함하는 연속 층 스택을 유전체 물질층 및 튜브형 유전체 스페이서 위에 퇴적하는 단계; 및 연속 층 스택을 히터 라이너, 상 변화 물질 부분, 및 최상부 전극을 포함하는 층 스택으로 패터닝하는 단계에 의해 제공될 수 있다.

Inventors

• 후앙 창-치
• 시에 치-렌
• 창 쿠오-핀
• 후앙 쿠오-칭

Assignees

• 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Dates

Publication Date

20260506

Application Date

20251022

Priority Date

20250211

Claims (10)

1. 디바이스 구조물을 형성하는 방법에 있어서, 바닥 전극, 유전체 물질층, 및 상기 유전체 물질층을 관통하여 연장되는 비아 개구부를 형성하되, 상기 바닥 전극의 최상면 세그먼트가 상기 비아 개구부 아래에서 노출되도록 하는 단계; 상기 비아 개구부의 주변 영역에 튜브형 유전체 스페이서를 형성하되, 상기 최상면 세그먼트의 중앙 부분이 상기 튜브형 유전체 스페이서에 의해 횡측으로 둘러싸인 보이드(void) 아래에서 노출되도록 하는 단계; 히터 라이너층, 상 변화 물질(phase change material)을 포함하는 상 변화 물질층, 및 최상부 전극 물질층을 포함하는 연속 층 스택을 상기 유전체 물질층 및 상기 튜브형 유전체 스페이서 위에 퇴적하는 단계; 및 상기 연속 층 스택을 히터 라이너, 상 변화 물질 부분, 및 최상부 전극을 포함하는 층 스택으로 패터닝하는 단계 를 포함하는 디바이스 구조물을 형성하는 방법.
2. 제1항에 있어서, 상기 히터 라이너층은, 상기 튜브형 유전체 스페이서 내의 보이드에 퇴적되는 수직 연장 부분, 및 상기 유전체 물질층의 최상면 위에 퇴적되는 수평 연장 부분을 포함한 것인 디바이스 구조물을 형성하는 방법.
3. 제1항에 있어서, 상기 비아 개구부의 주변 영역 내에 그리고 상기 유전체 물질층 위에 유전체 스페이서 물질층을 퇴적하는 단계; 및 상기 유전체 스페이서 물질층을 이방성 에칭하는 단계 를 더 포함하며, 상기 비아 개구부의 주변 영역을 충전시키는 상기 유전체 스페이서 물질층의 남아있는 수직 연장 부분은 상기 튜브형 유전체 스페이서를 구성하는 것인 디바이스 구조물을 형성하는 방법.
4. 제1항에 있어서, 상기 히터 라이너층은 상기 바닥 전극의 최상면 세그먼트의 중앙 부분 상에 퇴적되며; 상기 상 변화 물질층은 상기 유전체 물질층의 최상면을 포함하는 수평 평면 위에 놓여 있는 상기 히터 라이너층의 평면형 수평 표면 세그먼트 상에 퇴적되는 것인 디바이스 구조물을 형성하는 방법.
5. 디바이스 구조물을 형성하는 방법에 있어서, 바닥 전극, 유전체 물질층, 및 상기 유전체 물질층을 관통하여 연장되는 비아 개구부를 형성하되, 상기 바닥 전극의 최상면 세그먼트가 상기 비아 개구부 아래에서 노출되도록 하는 단계; 상기 비아 개구부의 체적의 일부분 내에 그리고 상기 유전체 물질층 위에 히터 라이너층을 퇴적하는 단계; 상기 히터 라이너층의 수평 연장 부분을 수직으로 리세싱하는 단계; 상 변화 물질을 포함하는 상 변화 물질층 및 최상부 전극 물질층을 상기 히터 라이너층의 수평 연장 부분 위에 퇴적하는 단계; 및 상기 최상부 전극 물질층, 상기 상 변화 물질층, 및 상기 히터 라이너층을 히터 라이너, 상 변화 물질 부분, 및 최상부 전극을 포함하는 층 스택으로 패터닝하는 단계 를 포함하는 디바이스 구조물을 형성하는 방법.
6. 디바이스 구조물에 있어서, 유전체 물질층 내의 비아 개구부 내에 위치된 튜브형 유전체 스페이서; 상기 튜브형 유전체 스페이서에 의해 횡측으로 둘러싸인 수직 연장 부분 및 상기 유전체 물질층의 최상면 세그먼트 위에 놓여 있는 수평 연장 부분을 포함하는 히터 라이너; 상기 히터 라이너의 최상면과 접촉하는 상 변화 물질을 포함하는 상 변화 물질 부분; 및 상기 상 변화 물질 부분의 최상면과 접촉하는 최상부 전극 을 포함하는 디바이스 구조물.
7. 제6항에 있어서, 상기 히터 라이너는, 상기 유전체 물질층 위에 놓여 있는 평면형 수평 표면 세그먼트를 포함하고, 상기 평면형 수평 표면 세그먼트 내의 개구부의 주변부에 접해 있고 상기 비아 개구부 위에 놓여 있는 환형 볼록 표면 세그먼트를 더 포함하며; 상기 상 변화 물질 부분은 상기 환형 볼록 표면 세그먼트와 접촉한 것인 디바이스 구조물.
8. 제6항에 있어서, 상기 히터 라이너의 수직 연장 부분은 수직 연장 심을 포함하며; 상기 히터 라이너의 최상면은 상기 수직 연장 심의 최상단에 인접한 바닥부 팁 포인트를 갖는 환형 볼록 표면 세그먼트를 포함한 것인 디바이스 구조물.
9. 제6항에 있어서, 상기 상 변화 물질 부분은 상기 비아 개구부의 중심 영역 내에 위치된 수직 연장 부분을 포함하며; 상기 히터 라이너의 수직 연장 부분은 상기 상 변화 물질 부분의 수직 연장 부분과 접촉하는 원통형 내측 측벽을 포함한 것인 디바이스 구조물.
10. 제6항에 있어서, 적어도 하나의 측벽 라이너 를 더 포함하고, 상기 적어도 하나의 측벽 라이너는, 상기 상 변화 물질 부분의 적어도 하나의 측벽 상에 위치되고, 상기 히터 라이너의 수평 연장 부분의 측벽과 접촉하며, 상기 상 변화 물질의 비정질 상의 전기 전도도보다 더 높은 전기 전도도를 갖는 물질을 포함한 것인 디바이스 구조물.

Description

상 변화 물질 디바이스 및 그 형성 방법{PHASE CHANGE MATERIAL DEVICE AND METHODS FOR FORMING THE SAME} 본 출원은 "Phase Change Memory Device and Methods for Manufacturing the Same"이라는 제목으로 2024년 10월 25일에 출원된 미국 가출원 제63/711,791호의 우선권의 이익을 청구하며, 그 전문은 모든 목적들을 위해 본원에 참조로 병합된다. 상 변화 물질(phase change material; PCM) 디바이스는 이것의 확장성 및 비휘발성으로 인해 메모리 기반 컴퓨팅 응용들 위해 사용될 수 있다. 그러나, PCM 디바이스에 대한 제조 공정 시퀀스는 많은 처리 단계들을 요구한다. 시간-소모적이고 비용이 많이 드는 처리 단계들 중 하나는 화학적 기계적 폴리싱 공정을 사용하는 바닥 전극 및 히터 엘리먼트의 형성을 수반한다. 본 개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 유념한다. 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다. 도 1은 본 개시의 실시예에 따른 전계 효과 트랜지스터, 금속 상호연결 구조물, 및 유전체 물질층의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 2는 본 개시의 실시예에 따른 유전체 물질층을 관통하는 비아 개구부의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 3은 본 개시의 실시예에 따른 유전체 스페이서 물질층의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 4는 본 개시의 실시예에 따른 튜브형 유전체 스페이서의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 5는 본 개시의 실시예에 따른 히터 라이너층, 상 변화 물질층, 및 최상부 전극 물질층을 포함하는 연속 층 스택의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 6은 본 개시의 실시예에 따른 공정 중(in-process) 히터 라이너, 공정 중 상 변화 물질 부분, 및 공정 중 최상부 전극을 각각 포함하는 공정 중 층 스택들로 연속 층 스택을 패터닝한 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 7은 본 개시의 실시예에 따른 측벽 라이너층의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 8은 본 개시의 실시예에 따른 공정 중 측벽 라이너의 형성 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 9는 본 개시의 실시예에 따라 공정 중 층 스택을 히터 라이너, 상 변화 물질 부분, 및 최상부 전극을 각각 포함하는 층 스택으로 패터닝하고 공정 중 측벽 라이너를 측벽 라이너로 패터닝한 후의 제1 실시예 중간 구조물의 수직 단면도이다. 도 10은 본 개시의 실시예에 따른 패터닝된 에칭 마스크층의 제거 후의 제1 실시예 구조물의 수직 단면도이다. 도 11a 내지 도 11c는 도 8 내지 도 10의 처리 단계들 동안의 제1 실시예 구조물의 제1 구성의 영역의 순차적인 평면도들을 예시한다. 도 12a 내지 도 12c는 도 8 내지 도 10의 처리 단계들 동안의 실시예 구조물의 제2 구성의 영역의 순차적인 평면도들을 예시한다. 도 13a 내지 도 13c는 도 8 내지 도 10의 처리 단계들 동안의 실시예 구조물의 제3 구성의 영역의 순차적인 평면도들을 예시한다. 도 14는 도 8의 처리 단계들 이후의 실시예 구조물의 제4 구성의 영역의 평면도를 예시한다. 도 15는 본 개시의 실시예에 따른 캡슐화 유전체층 및 추가적인 금속 상호연결 구조물의 형성 후의 제1 실시예 구조물의 수직 단면도이다. 도 16a 내지 도 16d는 본 개시의 실시예에 따른 다양한 프로그래밍된 저항 상태들에서의 상 변화 메모리 셀의 다양한 구성들이다. 도 17은 본 개시의 실시예에 따른 히터 라이너층의 퇴적 후의 제2 실시예 중간 구조물의 수직 단면도이다. 도 18은 본 개시의 실시예에 따라 히터 라이너층을 수직으로 리세싱한 후의 제2 실시예 중간 구조물의 수직 단면도이다. 도 19는 본 개시의 실시예에 따른 상 변화 물질층 및 최상부 전극 물질층의 퇴적 후의 제2 실시예 중간 구조물의 수직 단면도이다. 도 20은 본 개시의 실시예에 따른 공정 중 히터 라이너, 공정 중 상 변화 물질 부분, 및 공정 중 최상부 전극을 각각 포함하는 공정 중 층 스택들의 형성 후의 제2 실시예 중간 구조물의 수직 단면도이다. 도 21은 본 개시의 실시예에 따른 캡슐화 유전체층 및 추가적인 금속 상호연결 구조물의 형성 후의 제2 실시예 구조물의 수직 단면도이다. 도 22는 본 개시의 실시예에 따른 히터 라이너층의 퇴적 후의 제3 실시예 중간 구조물의 수직 단면도이다. 도 23은 본 개시의 실시예에 따른 상 변화 물질층 및 최상부 전극 물질층의 퇴적 후의 제3 실시예 중간 구조물의 수직 단면도이다. 도 24는 본 개시의 실시예에 따른 공정 중 히터 라이너, 공정 중 상 변화 물질 부분, 및 공정 중 최상부 전극을 각각 포함하는 공정 중 층 스택들의 형성 후의 제3 실시예 중간 구조물의 수직 단면도이다. 도 25는 본 개시의 실시예에 따른 캡슐화 유전체층 및 추가적인 금속 상호연결 구조물의 형성 후의 제3 실시예 구조물의 수직 단면도이다. 도 26은 본 개시의 실시예들에 따른 디바이스 구조물을 제조하기 위한 일반적인 처리 단계들을 나타내는 제1 흐름도이다. 도 27은 본 개시의 실시예들에 따른 디바이스 구조물을 제조하기 위한 일반적인 처리 단계들을 나타내는 제2 흐름도이다. 아래의 개시는 제공되는 본 발명내용의 다양한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 명확화하기 위해 컴포넌트 및 장치의 특정 예시들이 아래에서 설명된다. 이것들은 단지 예시들에 불과하며, 이것들로 한정시키고자 한 것은 아니다. 도면들은 축척대로 도시되지 않는다. 동일한 참조 부호를 갖는 요소는 동일한 요소를 지칭하고, 명시 적으로 달리 표시되지 않는 한 동일한 물질 조성 및 동일한 두께 범위를 갖는 것으로 추정된다. 오리지널 실시예의 모든 피처들은, 달리 명시적으로 개시되지 않는 한, 임의의 도출된 실시예에서 존재하는 것으로 추정된다. 따라서, 도면들에서 및/또는 명세서에서 관련 실시예들을 참조하여 설명된 피처들은 실시예에서의 피처들에 대한 지원을 제공한다. 달리 명시적으로 언급되지 않는 한, 임의의 설명된 엘리먼트의 다수의 인스턴스들이 반복되는 실시예들이 명시적으로 구상가능하다. 이러한 실시예들이 명시적으로 개시되지 않았지만 당해 기술분야에 공지된 경우에도 비필수적인 엘리먼트들이 생략되는 실시예들이 명백하게 구상가능하다. 또한, 도면들에서 예시된 엘리먼트들 중 기하학적 피처들을 설명하기 위한 설명의 용이성을 위해 "밑", "아래", "더 낮은", "위", "상부" 등과 같은 공간 상대적 용어들이 본원에서 사용될 수 있다. 제1 물리적 엘리먼트의 전체 체적이, 제2 엘리먼트의 외부 표면들 전체를 포함하는 모든 가상 표면들의 세트들 중 최소 총 표면적을 갖는 가상 표면들의 세트에 의해 정의된 가상 체적 내에 위치되고 구면 표면에 대해 위상적으로 동형인 경우, 제1 물리적 엘리먼트는 제2 물리적 엘리먼트와 "엠베딩된다". 이러한 가상 표면들의 세트는, 존재하는 경우, 모든 가능한 개구부 없는 표면 세그먼트들 중 최소 면적 표면 세그먼트로 외부 표면들 내의 각각의 개구부를 덮는다. 공간 상대적 용어들은 도면들에서 도시된 배향에 더하여 사용중에 있거나 또는 동작중에 있는 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와달리 배향될 수 있고(90° 회전되거나 또는 다른 배향으로 회전됨), 이에 따라 여기서 이용되는 공간 상대적 기술어들이 이와 똑같이 해석될 수 있다. 달리 명시적으로 진술하지 않는 한, 동일한 참조번호를 갖는 각각의 엘리먼트는 동일한 물질 조성을 갖고 동일한 두께 범위 내의 두께를 갖는 것으로 추정된다. 상 변화 메모리(phase change memory; PCM) 디바이스는 그 확장성 및 비휘발성으로 인해 다양한 응용들에서 사용될 수 있다. 그러나, PCM 디바이스를 위한 제조 공정의 복잡성은 난제들을 제기할 수 있다. 예컨대, 히터 엘리먼트들의 제조는 일반적으로 화학적 기계적 폴리싱(chemical mechanical polishing; CMP) 공정을 사용하여 실시된다. CMP 공정은 고가의 장비 및 소모품을 필요로 할 뿐만 아니라 엄격한 공정 제어를 요구하며, 이는 생산 시간 및/또는 수율 손실을 증가시킬 수 있다. 본 개시의 다양한 실시예들은 복잡성 및 처리 비용을 감소시키면서 상 변화 메모리(PCM) 디바이스를 제조하기 위한 제조 단계들의 시퀀스들을 제공한다. 구체적으로, 개시된 제조 단계들의 시퀀스들은 CMP 공정을 사용하지 않고서 PCM 디바이스를 제조하기 위한 방법을 제공한다. 구체적으로, 상 변화 물질 부분의 바닥면과 접촉하는 히터 라이너는 상 변화 물질 부분에 대한 히터 엘리먼트 및 히터 라이너의 이중 기능을 제공하기 위해 사용된다. 히터 라이너는 유전체 물질층에 좁은 비아 개구부를 제공함으로써, 비아 개구부의 전체 또는 주변 영역을 히터 라이너층으로 충전시킴으로써, 그리고 후속하여 히터 라이너층을 패터닝함으로써 형성될 수 있다. 상 변화 물질층 및 최상부 전극 물질층이 히터 물질층 위에 퇴적될 수 있고, 히터 라이너층, 상 변화 물질층, 및 최상부 전극 물질층은 동일한 마스킹 패턴을 사용하여 패터닝될 수 있다. 히터 라이너는 비아 개구부 내에 형성되는 수직 연장 부분, 및 유전체 물질층 위에 놓이는 수평 연장 부분을 포함한다. 측벽 라이너는, 상 변화 메모리 셀을 제공하기 위해, 히터 라이너의 각각의 층 스택, 상 변화 물질 부분, 및 최상부 전극 상에 형성될 수 있다. 따라서, 상 변화 메모리 셀은 고가의 CMP 공정을 사용하지 않고서 제조될 수 있다. 히터 라이너의 형성 전에 튜브형(tubular) 유전체 스페이서가 비아 개구부 내에 형성될 수 있다. 일 실시예에서, 튜브형 유전체 스페이서 내의 보이드는