KR-20260061172-A - 표시 기판 및 표시 장치

Abstract

표시 기판 및 표시 장치를 제공한다. 표시 기판은 베이스 기판, 제1 방향 및 제2 방향을 따라 어레이 형태로 분포되는 복수의 서브 픽셀을 포함하는 복수의 픽셀 유닛으로서, 복수의 서브 픽셀은 동일한 열의 인접한 2 행에 위치하는 제1 서브 픽셀 및 제2 서브 픽셀을 포함하는 복수의 픽셀 유닛, 제3 게이트 및 제3 활성층을 포함하고 서브 픽셀을 구동하는 센싱 트랜지스터, 및 제1 방향을 따라 연장되는 본체부 및 제2 방향을 따라 연장되는 복수의 돌출부를 포함하는 스캔 신호 라인을 포함한다. 복수의 돌출부는 제1 돌출부 및 제2 돌출부를 포함하고, 제1 돌출부 및 제2 돌출부의 베이스 기판으로의 정투영은 각각 제1 서브 픽셀 및 제2 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 중첩되는 부분은 각각 제1 서브 픽셀 및 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트이며, 제1 서브 픽셀 및 제2 서브 픽셀 각각의 센싱 트랜지스터의 제3 게이트는 제2 방향에서 동일한 스캔 신호 라인의 본체부의 양측에 위치한다.

Inventors

• 장, 싱
• 쉬, 판
• 한, 잉
• 뤼, 광솽
• 자오, 둥후이
• 저우, 단단
• 장, 다청
• 천, 이

Assignees

• 보에 테크놀로지 그룹 컴퍼니 리미티드
• 베이징 보에 테크놀로지 디벨로프먼트 씨오., 엘티디.

Dates

Publication Date

20260506

Application Date

20230831

Claims (20)

1. 표시 기판으로서, 베이스 기판, 상기 베이스 기판에 위치하는 복수의 픽셀 유닛으로서, 적어도 하나의 픽셀 유닛은 복수의 서브 픽셀을 포함하고, 적어도 하나의 서버 픽셀은 발광 소자 및 상기 발광 소자를 구동하기 위한 픽셀 구동 회로를 포함하고, 상기 복수의 픽셀 유닛의 복수의 서브 픽셀은 제1 방향 및 제2 방향을 따라 어레이 형태로 상기 베이스 기판에 분포되고, 제1 방향과 제2 방향은 교차하는 복수의 픽셀 유닛, 및 상기 베이스 기판에 위치하는 스캔 신호 라인으로서, 제1 방향을 따라 연장되는 본체부 및 제2 방향을 따라 연장되는 복수의 돌출부를 포함하는 스캔 신호 라인을 포함하고, 상기 픽셀 구동 회로는 제3 게이트 및 제3 활성층을 포함하는 센싱 트랜지스터를 포함하고, 적어도 하나의 픽셀 유닛의 복수의 서브 픽셀은 제i 행 제j 열에 위치하는 제1 서브 픽셀 및 제i+1 행 제j 열에 위치하는 제2 서브 픽셀을 포함하고, 여기서, i, j는 모두 1보다 크거나 같은 양의 정수이고, 상기 복수의 돌출부는 제1 돌출부 및 제2 돌출부를 포함하고, 상기 제1 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제1 돌출부와 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제2 돌출부의 상기 베이스 기판으로의 정투영은 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제2 돌출부와 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치하는 것을 특징으로 하는 표시 기판.
2. 제1항에 있어서, 적어도 하나의 픽셀 유닛의 복수의 서브 픽셀은 제i 행 제j+1 열에 위치하는 제3 서브 픽셀 및 제i+1 행 제j+1 열에 위치하는 제4 서브 픽셀을 더 포함하고, 상기 복수의 돌출부는 제3 돌출부 및 제4 돌출부를 더 포함하고, 상기 제3 돌출부의 상기 베이스 기판으로의 정투영은 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제3 돌출부와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제4 돌출부의 상기 베이스 기판으로의 정투영은 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제4 돌출부와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치하는 것을 특징으로 하는 표시 기판.
3. 제2항에 있어서, 상기 표시 기판은 상기 픽셀 구동 회로에 센싱 신호를 제공하기 위한 제2 방향을 따라 연장되는 센싱 신호 라인을 더 포함하고, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 방향에서 각각 동일한 상기 센싱 신호 라인의 양측에 위치하고, 및/또는, 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 방향에서 각각 동일한 상기 센싱 신호 라인의 양측에 위치하는 것을 특징으로 하는 표시 기판.
4. 제2항 또는 제3항에 있어서, 상기 센싱 트랜지스터의 제3 활성층은 채널 영역, 제1 극 영역 및 제2 극 영역을 더 포함하고, 상기 제3 활성층의 채널 영역의 상기 베이스 기판으로의 정투영은 상기 제3 게이트의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 제1 극 영역과 상기 제2 극 영역은 제1 방향에서 각각 상기 제3 활성층의 채널 영역의 양측에 위치하고, 상기 제3 활성층의 상기 제1 서브 픽셀의 센싱 트랜지스터의 채널 영역과 상기 제3 서브 픽셀의 센싱 트랜지스터의 채널 영역 사이에 위치하는 적어도 일부는 동시에 상기 제1 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제3 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되고, 및/또는, 상기 제3 활성층의 상기 제2 서브 픽셀의 센싱 트랜지스터의 채널 영역과 상기 제4 서브 픽셀의 센싱 트랜지스터의 채널 영역 사이에 위치하는 적어도 일부는 동시에 상기 제2 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제4 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되는 것을 특징으로 하는 표시 기판.
5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 중심선에 대해 대칭되고, 상기 제1 중심선은 상기 센싱 라인의 중심을 통과하고 제2 방향을 따라 연장되는 가상의 직선이고, 및/또는, 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 중심선에 대해 대칭되는 것을 특징으로 하는 표시 기판.
6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층은 서로 연결되고 제1 방향을 따라 연장되는 것을 특징으로 하는 표시 기판.
7. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 돌출부와 상기 제2 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제1 돌출부와 상기 제2 돌출부는 제1 방향에서 제1 소정의 거리만큼 편이하고, 및/또는, 상기 제3 돌출부와 상기 제4 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제3 돌출부와 상기 제4 돌출부는 제1 방향에서 제2 소정의 거리만큼 편이하는 것을 특징으로 하는 표시 기판.
8. 제2항 내지 제7항 중 어느 한 항에 있어서, 상기 픽셀 구동 회로는 제2 게이트 및 제2 활성층을 포함하는 스위칭 트랜지스터를 더 포함하고, 상기 복수의 돌출부는 제5 돌출부 및 제6 돌출부를 포함하고, 상기 제5 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 활성층과 적어도 부분적으로 중첩되고, 상기 제5 돌출부와 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 활성층이 중첩되는 부분은 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 게이트이고, 상기 제6 돌출부의 상기 베이스 기판으로의 정투영은 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 활성층과 적어도 부분적으로 중첩되고, 상기 제6 돌출부와 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 활성층이 중첩되는 부분은 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제 2 게이트이고, 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 게이트와 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치하는 것을 특징으로 하는 표시 기판.
9. 제8항에 있어서, 상기 제5 돌출부와 상기 제6 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제5 돌출부와 상기 제6 돌출부는 제1 방향에서 제3 소정의 거리만큼 편이하는 것을 특징으로 하는 표시 기판.
10. 제9항에 있어서, 상기 제1 소정의 거리, 상기 제2 소정의 거리 및 상기 제3 소정의 거리 중 임의의 양자는 기본적으로 동일하는 것을 특징으로 하는 표시 기판.
11. 제2항 내지 제10항 중 어느 한 항에 있어서, 상기 센싱 신호 라인은 라인 본체부 및 상기 라인 본체부로부터 상기 제1 서브 픽셀을 향해 돌출되는 제1 라인 돌출부를 포함하고, 상기 표시 기판은 제1 도전 연결부를 더 포함하고, 상기 제1 도전 연결부, 상기 제1 돌출부 및 상기 제3 돌출부는 동일한 층에 위치하고, 상기 제1 도전 연결부는 제1 방향에서 상기 제1 돌출부와 상기 제3 돌출부 사이에 위치하고, 상기 제1 라인 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 도전 연결부의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 제1 라인 돌출부는 제1 비아 홀을 통해 상기 제1 도전 연결부에 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
12. 제11항에 있어서, 상기 제1 도전 연결부 및 상기 제1 비아 홀 중 어느 하나의 상기 베이스 기판으로의 정투영은, 상기 제3 활성층의 동시에 상기 제1 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제3 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되는 부분의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되는 것을 특징으로 하는 표시 기판.
13. 제12항에 있어서, 상기 표시 기판은 제2 도전 연결부를 더 포함하고, 상기 제2 도전 연결부, 상기 제1 돌출부 및 상기 제5 돌출부는 동일한 층에 위치하고, 상기 제2 도전 연결부는 제1 방향에서 상기 제1 돌출부와 상기 제5 돌출부 사이에 위치하고, 상기 표시 기판은 상기 베이스 기판에 위치하는 차광부를 더 포함하고, 상기 차광부, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제2 극 영역 및 상기 제2 도전 연결부 중 임의의 양자의 상기 베이스 기판으로의 정투영은 적어도 부분적으로 중첩되고, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제2 극 영역은 상기 제2 도전 연결부 및 제2 비아 홀을 통해 상기 차광부에 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
14. 제13항에 있어서, 상기 제2 활성층의 상기 베이스 기판으로의 정투영은 상기 차광부의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 픽셀 구동 회로는 제1 극판 및 제2 극판을 포함하는 저장 용량을 더 포함하고, 상기 제2 활성층의 적어도 일부는 상기 제1 극판으로 사용되고, 상기 차광부의 적어도 일부는 상기 제2 극판으로 사용되는 것을 특징으로 하는 표시 기판.
15. 제14항에 있어서, 상기 센싱 신호 라인은 제1 방향에서의 폭이 상기 라인 본체부의 제1 방향에서의 폭보다 큰 제1 확장부를 더 포함하고, 상기 제1 확장부의 상기 베이스 기판으로의 정투영은, 제1 방향에서 상기 제1 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 상기 제3 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영 사이에 위치하고, 및/또는, 상기 센싱 신호 라인은 제1 방향에서의 폭이 상기 라인 본체부의 제1 방향에서의 폭보다 큰 제2 확장부를 더 포함하고, 상기 제2 확장부의 상기 베이스 기판으로의 정투영은, 제1 방향에서 상기 제2 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 상기 제4 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영 사이에 위치하는 것을 특징으로 하는 표시 기판.
16. 제15항에 있어서, 상기 제1 확장부의 상기 베이스 기판으로의 정투영은 상기 제1 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 제1 방향에서 제1 이격 거리만큼 이격되고, 상기 제1 확장부의 상기 베이스 기판으로의 정투영은 상기 제3 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 제1 방향에서 제2 이격 거리만큼 이격되고, 상기 제1 이격 거리와 상기 제2 이격 거리는 기본적으로 동일하고, 및/또는, 상기 제2 확장부의 상기 베이스 기판으로의 정투영은 상기 제2 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 제1 방향에서 제3 이격 거리만큼 이격되고, 상기 제2 확장부의 상기 베이스 기판으로의 정투영은 상기 제4 서브 픽셀의 저장 용량의 제1 극판의 상기 베이스 기판으로의 정투영과 제1 방향에서 제4 이격 거리만큼 이격되고, 상기 제3 이격 거리와 상기 제4 이격 거리는 기본적으로 동일하는 것을 특징으로 하는 표시 기판.
17. 제15항 또는 제16항에 있어서, 상기 표시 기판은 제1 도전 연결부를 더 포함하고, 상기 제1 도전 연결부, 상기 제1 돌출부 및 상기 제2 돌출부는 동일한 층에 위치하고, 상기 제1 확장부의 상기 베이스 기판으로의 정투영은 상기 제1 도전 연결부의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 제1 확장부는 제1 비아 홀을 통해 상기 제1 도전 연결부에 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
18. 제17항에 있어서, 상기 제3 활성층은, 상기 제3 활성층의 동시에 상기 제1 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제3 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되는 부분으로부터 상기 센싱 신호 라인의 연장 방향에 평행되는 방향을 따라 연장되는 활성 연장부를 더 포함하고, 상기 활성 연장부의 상기 베이스 기판으로의 정투영은 상기 센싱 신호 라인의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 활성 연장부는 상기 제1 도전 연결부에 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
19. 제18항에 있어서, 상기 제2 활성층은 제1 방향을 따라 연장되는 제1 부분, 제2 방향을 따라 연장되는 제2 부분 및 상기 제1 극판으로 사용되는 제3 부분을 포함하고, 상기 제1 부분과 상기 제5 돌출부가 중첩되는 부분은 상기 스위칭 트랜지스터의 채널 영역이고, 상기 제2 부분은 상기 제1 부분과 상기 제3 부분을 연결하고, 상기 제2 부분의 제1 방향에서의 폭은 상기 제1 부분의 제2 방향에서의 폭보다 큰 것을 특징으로 하는 표시 기판.
20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 픽셀 구동 회로는 제1 활성층을 포함하는 구동 트랜지스터를 더 포함하고, 상기 표시 기판은 제5 도전 연결부 및 제1 전원 신호를 전송하기 위한 제1 전원 신호 라인을 더 포함하고, 상기 제5 도전 연결부와 상기 스캔 신호 라인은 동일한 층에 위치하고, 상기 제1 전원 신호 라인과 상기 센싱 신호 라인은 동일한 층에 위치하고, 상기 제5 도전 연결부의 일단은 제5 비아 홀을 통해 상기 제1 활성층에 전기적으로 연결되고, 상기 제5 도전 연결부의 타단은 제6 비아 홀을 통해 상기 제1 전원 신호 라인에 전기적으로 연결되고, 각각 인접한 2 행의 픽셀 유닛에 위치하면서 동일한 열에 위치하는 2 개의 서브 픽셀은 상기 제5 도전 연결부를 공유하는 것을 특징으로 하는 표시 기판.

Description

표시 기판 및 표시 장치 본 개시는 표시 기술 분야에 관한 것으로서, 특히, 표시 기판 및 표시 장치에 관한 것이다. 유기 발광 다이오드(Organic Light-Emitting Diode，OLED) 장치는 자체 발광, 풍부한 색상, 빠른 응답 속도, 넓은 시야각, 가벼운 무게, 얇은 두께, 낮은 전력 소비, 유연한 표시 등 장점으로 인해 주목 받아 왔으며, 현재 이미 휴대폰, TV 및 웨어러블 기기 등에 널리 사용되고 있다. 표시 기술의 지속적인 발전에 따라, OLED 표시 패널의 화질에 대한 사람들의 요구도 점점 높아지고 있다. 고화소밀도 (Pixels Per Inch, PPI) 표시 패널은 이미지 밀도가 높고 화질도 보다 우수하다. 하지만, 표시 패널의 PPI가 높을수록 픽셀의 크기는 작아지고 배선 공간도 줄어들게 된다. 제한된 공간에 장치와 신호 라인을 합리적으로 배치하는 동시에 픽셀 개구율을 보장하여 표시 제품의 공간 활용도를 높이고 개구율을 향상시키고 표시 패널의 수명을 연장하는 것은 연구 개발자들의 중요한 연구 과제 중 하나이다. 지적해두어야 할 것은, 상기의 배경 기술에서 개시된 정보들은 단지 본 개시의 배경에 대한 이해를 강화하기 위한 것으로서, 상기 정보에는 당업자에게 알려진 종래 기술에 속하지 않는 정보를 포함할 수 있다. 일 측면에 의하면, 표시 기판으로서, 베이스 기판, 상기 베이스 기판에 위치하는 복수의 픽셀 유닛으로서, 적어도 하나의 픽셀 유닛은 복수의 서브 픽셀을 포함하고, 적어도 하나의 서버 픽셀은 발광 소자 및 상기 발광 소자를 구동하기 위한 픽셀 구동 회로를 포함하고, 상기 복수의 픽셀 유닛의 복수의 서브 픽셀은 제1 방향 및 제2 방향을 따라 어레이 형태로 상기 베이스 기판에 분포되고, 제1 방향과 제2 방향은 교차하는 복수의 픽셀 유닛, 및 상기 베이스 기판에 위치하는 스캔 신호 라인으로서, 제1 방향을 따라 연장되는 본체부 및 제2 방향을 따라 연장되는 복수의 돌출부를 포함하는 스캔 신호 라인을 포함하고, 상기 픽셀 구동 회로는 제3 게이트 및 제3 활성층을 포함하는 센싱 트랜지스터를 포함하고, 적어도 하나의 픽셀 유닛의 복수의 서브 픽셀은 제i 행 제j 열에 위치하는 제1 서브 픽셀 및 제i+1 행 제j 열에 위치하는 제2 서브 픽셀을 포함하고, 여기서, i, j는 모두 1보다 크거나 같은 양의 정수이고, 상기 복수의 돌출부는 제1 돌출부 및 제2 돌출부를 포함하고, 상기 제1 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제1 돌출부와 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제2 돌출부의 상기 베이스 기판으로의 정투영은 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제2 돌출부와 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치하는 표시 기판을 제공한다. 일부 예시적인 실시예에 의하면, 적어도 하나의 픽셀 유닛의 복수의 서브 픽셀은 제i 행 제j+1 열에 위치하는 제3 서브 픽셀 및 제i+1 행 제j+1 열에 위치하는 제4 서브 픽셀을 더 포함하고, 상기 복수의 돌출부는 제3 돌출부 및 제4 돌출부를 더 포함하고, 상기 제3 돌출부의 상기 베이스 기판으로의 정투영은 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제3 돌출부와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제4 돌출부의 상기 베이스 기판으로의 정투영은 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 적어도 부분적으로 중첩되고, 상기 제4 돌출부와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 활성층이 중첩되는 부분은 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트이고, 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치한다. 일부 예시적인 실시예에 의하면, 상기 표시 기판은 상기 픽셀 구동 회로에 센싱 신호를 제공하기 위한 제2 방향을 따라 연장되는 센싱 신호 라인을 더 포함하고, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 방향에서 각각 동일한 상기 센싱 신호 라인의 양측에 위치하고, 및/또는, 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 방향에서 각각 동일한 상기 센싱 신호 라인의 양측에 위치한다. 일부 예시적인 실시예에 의하면, 상기 센싱 트랜지스터의 제3 활성층은 채널 영역, 제1 극 영역 및 제2 극 영역을 더 포함하고, 상기 제3 활성층의 채널 영역의 상기 베이스 기판으로의 정투영은 상기 제3 게이트의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 제1 극 영역과 상기 제2 극 영역은 제1 방향에서 각각 상기 제3 활성층의 채널 영역의 양측에 위치하고, 상기 제3 활성층의 상기 제1 서브 픽셀의 센싱 트랜지스터의 채널 영역과 상기 제3 서브 픽셀의 센싱 트랜지스터의 채널 영역 사이에 위치하는 적어도 일부는 동시에 상기 제1 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제3 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되고, 및/또는, 상기 제3 활성층의 상기 제2 서브 픽셀의 센싱 트랜지스터의 채널 영역과 상기 제4 서브 픽셀의 센싱 트랜지스터의 채널 영역 사이에 위치하는 적어도 일부는 동시에 상기 제2 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제4 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용된다. 일부 예시적인 실시예에 의하면, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 중심선에 대해 대칭되고, 상기 제1 중심선은 상기 센싱 라인의 중심을 통과하고 제2 방향을 따라 연장되는 가상의 직선이고, 및/또는, 상기 제2 서브 픽셀의 센싱 트랜지스터의 제3 게이트와 상기 제4 서브 픽셀의 센싱 트랜지스터의 제3 게이트는 제1 중심선에 대해 대칭된다. 일부 예시적인 실시예에 의하면, 상기 제1 서브 픽셀의 센싱 트랜지스터의 제3 활성층과 상기 제3 서브 픽셀의 센싱 트랜지스터의 제3 활성층은 서로 연결되고 제1 방향을 따라 연장된다. 일부 예시적인 실시예에 의하면, 상기 제1 돌출부와 상기 제2 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제1 돌출부와 상기 제2 돌출부는 제1 방향에서 제1 소정의 거리만큼 편이하고, 및/또는, 상기 제3 돌출부와 상기 제4 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제3 돌출부와 상기 제4 돌출부는 제1 방향에서 제2 소정의 거리만큼 편이한다. 일부 예시적인 실시예에 의하면, 상기 픽셀 구동 회로는 제2 게이트 및 제2 활성층을 포함하는 스위칭 트랜지스터를 더 포함하고, 상기 복수의 돌출부는 제5 돌출부 및 제6 돌출부를 포함하고, 상기 제5 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 활성층과 적어도 부분적으로 중첩되고, 상기 제5 돌출부와 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 활성층이 중첩되는 부분은 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 게이트이고, 상기 제6 돌출부의 상기 베이스 기판으로의 정투영은 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 활성층과 적어도 부분적으로 중첩되고, 상기 제6 돌출부와 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 활성층이 중첩되는 부분은 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제 2 게이트이고, 상기 제1 서브 픽셀의 스위칭 트랜지스터의 제2 게이트와 상기 제2 서브 픽셀의 스위칭 트랜지스터의 제2 게이트는 제2 방향에서 각각 동일한 상기 스캔 신호 라인의 본체부의 양측에 위치한다. 일부 예시적인 실시예에 의하면, 상기 제5 돌출부와 상기 제6 돌출부는 각각 동일한 상기 스캔 신호 라인의 본체부로부터 제2 방향에서 서로 반대되는 방향을 향해 돌출되고, 상기 제5 돌출부와 상기 제6 돌출부는 제1 방향에서 제3 소정의 거리만큼 편이한다. 일부 예시적인 실시예에 의하면, 상기 제1 소정의 거리, 상기 제2 소정의 거리 및 상기 제3 소정의 거리 중 임의의 양자는 기본적으로 동일하다. 일부 예시적인 실시예에 의하면, 상기 센싱 신호 라인은 라인 본체부 및 상기 라인 본체부로부터 상기 제1 서브 픽셀을 향해 돌출되는 제1 라인 돌출부를 포함하고, 상기 표시 기판은 제1 도전 연결부를 더 포함하고, 상기 제1 도전 연결부, 상기 제1 돌출부 및 상기 제3 돌출부는 동일한 층에 위치하고, 상기 제1 도전 연결부는 제1 방향에서 상기 제1 돌출부와 상기 제3 돌출부 사이에 위치하고, 상기 제1 라인 돌출부의 상기 베이스 기판으로의 정투영은 상기 제1 도전 연결부의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩되고, 상기 제1 라인 돌출부는 제1 비아 홀을 통해 상기 제1 도전 연결부에 전기적으로 연결된다. 일부 예시적인 실시예에 의하면, 상기 제1 도전 연결부 및 상기 제1 비아 홀 중 어느 하나의 상기 베이스 기판으로의 정투영은, 상기 제3 활성층의 동시에 상기 제1 서브 픽셀의 센싱 트랜지스터의 제1 극 영역 및 상기 제3 서브 픽셀의 센싱 트랜지스터의 제2 극 영역으로 사용되는 부분의 상기 베이스 기판으로의 정투영과 적어도 부분적으로 중첩된다. 일부 예시적인 실시예에