Search

KR-20260061814-A - IMAGE SENSOR AND FABRICATION METHOD THEREOF

KR20260061814AKR 20260061814 AKR20260061814 AKR 20260061814AKR-20260061814-A

Abstract

이미지 센서는, 복수 개의 픽셀 영역들을 포함하는 기판, 상기 기판 상의 게이트 절연막, 상기 픽셀 영역들에 대응하여 상기 게이트 절연막 상에 제공된 적어도 하나의 게이트, 상기 적어도 하나의 게이트의 상면 상에 제공되고 실리콘 산질화물을 포함하는 확산 방지막, 및 상기 확산 방지막 상의 캡핑 절연막을 포함하며, 상기 게이트는 상기 게이트의 상면과 인접한 그 내부에 질소 풍부 게이트 영역(nitrogen-rich gate region)을 포함하며, 상기 질소 풍부 게이트 영역은 상기 질소 풍부 게이트 영역을 제외한 상기 게이트 내의 나머지 영역보다 질소 함량이 높다.

Inventors

  • 유승휘
  • 김국태
  • 박미선
  • 이민경
  • 정상규

Assignees

  • 삼성전자주식회사

Dates

Publication Date
20260506
Application Date
20241028

Claims (10)

  1. 복수 개의 픽셀 영역들을 포함하는 기판; 상기 기판 상의 게이트 절연막; 상기 픽셀 영역들에 대응하여 상기 게이트 절연막 상에 제공된 적어도 하나의 게이트; 상기 적어도 하나의 게이트의 상면 상에 제공되고 실리콘 산질화물을 포함하는 확산 방지막; 및 상기 확산 방지막 상의 캡핑 절연막을 포함하며, 상기 게이트는 상기 게이트의 상면과 인접한 그 내부에 질소 풍부 게이트 영역(nitrogen-rich gate region)을 포함하며, 상기 질소 풍부 게이트 영역은 상기 질소 풍부 게이트 영역을 제외한 상기 게이트 내의 나머지 영역보다 질소 함량이 높은 이미지 센서.
  2. 제1 항에 있어서, 상기 확산 방지막은 1 Å 내지 60 Å의 두께를 갖는 이미지 센서.
  3. 제1 항에 있어서, 상기 확산 방지막과 상기 캡핑 절연막 사이에 제공된 식각 방지층을 더 포함하되, 상기 식각 방지층은 실리콘 산화물을 포함하고, 상기 캡핑 절연막은 실리콘 실리콘 질화물을 포함하는 이미지 센서.
  4. 제1 항에 있어서, 단면 상에 볼 때 상기 확산 방지막은 상기 적어도 하나의 게이트의 양측면 상으로 연장된 이미지 센서
  5. 제1 항에 있어서, 상기 기판을 관통하며 상기 복수의 픽셀 영역들을 정의하는 깊은 소자 분리 패턴; 각 픽셀 영역 내의 활성 영역을 정의하는 얕은 소자 분리 패턴; 및 상기 활성 영역 내 및/또는 상기 활성 영역 상에 제공된 적어도 하나의 픽셀 트랜지스터를 더 포함하며, 상기 적어도 하나의 게이트는 상기 적어도 하나의 상기 픽셀 트랜지스터의 게이트인 이미지 센서.
  6. 제5 항에 있어서, 상기 적어도 하나의 픽셀 트랜지스터는 전송 트랜지스터, 소스 팔로워 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터를 포함하며, 상기 적어도 하나의 게이트는 전송 트랜지스터, 소스 팔로워 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터의 게이트들 중 적어도 하나이며, 상기 전송 트랜지스터의 게이트는 수직형(vertical type)으로 제공되고, 상기 소스 팔로워 트랜지스터, 상기 선택 트랜지스터, 및 상기 리셋 트랜지스터의 게이트들은 평면형(planar type)으로 제공되는 이미지 센서.
  7. 제5 항에 있어서, 상기 적어도 하나의 픽셀 트랜지스터는 핀펫(finFET) 트랜지스터인 이미지 센서.
  8. 제1 항에 있어서, 상기 적어도 하나의 게이트는 상기 게이트 절연막 상의 하부 게이트; 및 상기 하부 게이트 상의 상부 게이트를 포함하는 이미지 센서.
  9. 제1 면 및 상기 제1 면에 대향된 제2 면을 갖는 기판; 상기 기판을 관통하여 복수의 픽셀 영역들을 정의하는 깊은 소자 분리 패턴; 상기 제1 면에 인접하게 형성되어, 상기 복수의 픽셀 영역들 내에 복수의 활성 영역들을 정의하는 얕은 소자 분리 패턴; 상기 활성 영역 내에 배치되는 플로팅 확산 영역; 상기 활성 영역 상에 배치되는 소스 팔로워 게이트; 상기 소스 팔로워 게이트 상에 제공되고 실리콘 산질화물을 포함하는 확산 방지막; 및 상기 확산 방지막 상의 캡핑 절연막을 포함하며, 상기 확산 방지막은 1 Å 내지 60 Å의 두께를 갖는 이미지 센서.
  10. 복수 개의 픽셀 영역들을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트막을 형성하는 단계; 상기 게이트막 상에 플라즈마 질화 공정(plasma nitridation process)을 수행하는 단계; 상기 플라즈마 질화 공정이 수행된 상기 게이트막을 질화 공정 후 열처리(post nitridation anneal)하여 확산 방지막을 형성하는 단계; 상기 게이트막을 패터닝하여 상기 픽셀 영역들에 대응되는 적어도 하나의 게이트를 형성하는 단계; 및 상기 확산 방지막 상에 캡핑 절연막을 형성하는 단계를 포함하는 이미지 센서 제조 방법.

Description

이미지 센서 및 이의 제조 방법{IMAGE SENSOR AND FABRICATION METHOD THEREOF} 본 발명은 이미지 센서 및 이의 제조 방법에 관한 것이다. 이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다. 이미지 센서는 복수 개의 단위 픽셀들이 어레이 형태로 배열되어 구성된다. 일반적으로 단위 픽셀은 하나의 포토다이오드와 복수의 픽셀 트랜지스터들로 구성될 수 있다. 여기서, 픽셀 트랜지스터들은 예컨대, 전송 트랜지스터(Transfer Transistor), 리셋 트랜지스터(Reset Transistor), 소스 팔로워 트랜지스터(Source Follower Transistor), 및 선택 트랜지스터(Selection Transistor)를 포함할 수 있다. 상기 픽셀 트랜지스터들의 성능은 이미지 소자의 품질에 영향을 미친다. 도 1은 본 개시의 일부 실시예들에 따른 이미지 센서의 블록도이다. 도 2a는 본 개시의 일부 실시예들에 따른 이미지 센서의 하나의 픽셀의 회로도이며, 도 2b은 본 개시의 일 실시예에 따른 이미지 센서의 픽셀 어레이에 포함된 픽셀들의 회로도이다. 도 3은 예시적인 실시예들에 따른 이미지 센서의 하나의 픽셀 그룹을 예시적으로 도시한 평면도이다. 도 4a는 도 3의 A-A' 선에 따른 단면도이며, 도 4b는 도 3의 B-B' 선에 따른 단면도이다. 도 5는 일 실시예에 따른 이미지 센서에 있어서 소스 팔로워 게이트가 형성된 영역을 확대 도시한 단면도이다. 도 6a 내지 도 6k는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순차적으로 나타낸 단면도들이다. 다. 도 7는 일 실시예에 따른 이미지 센서에 있어서 소스 팔로워 게이트가 형성된 영역을 확대 도시한 단면도이다. 도 8a 내지 도 8m은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 9는 일 실시예에 따른 이미지 센서에 있어서 소스 팔로워 게이트가 형성된 영역을 확대 도시한 단면도이다. 도 5는 일 실시예에 따른 이미지 센서에 있어서 전송 게이트가 형성된 영역을 확대 도시한 단면도이다. 이하, 본 발명의 실시예들이 첨부된 도면들을 참조하여 상세히 설명될 것이다. 도 1은 본 개시의 일부 실시예들에 따른 이미지 센서의 블록도이다. 도 1을 참조하면, 본 발명의 일부 실시예들에 따른 이미지 센서는 픽셀 어레이(pixel array; 1), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7), 및 입출력 버퍼(I/O buffer; 8)를 포함할 수 있다. 픽셀 어레이(1)는 2차원적으로 배열된 복수의 픽셀들을 포함할 수 있고, 픽셀들은 광 신호들을 전기적 신호들로 변환시킬 수 있다. 픽셀 어레이(1)는 행 드라이버(3)로부터 전송된 복수의 구동 신호들(예를 들어, 픽셀 선택 신호, 리셋 신호 및/또는 전하 전송 신호)에 의해 구동될 수 있다. 변환된 전기적 신호들은 상관 이중 샘플러(6)에 제공될 수 있다. 행 드라이버(3)는 행 디코더(2)에서 디코딩된 결과에 따라 복수의 픽셀들을 구동하기 위한 복수의 구동 신호들을 픽셀 어레이(1)로 제공할 수 있다. 픽셀들이 행렬 형태로 배열된 경우에, 구동 신호들이 행 단위로 제공될 수 있다. 타이밍 발생기(5)는 타이밍(timing) 신호 및 제어 신호를 행 디코더(2) 및 열 디코더(4)에 제공할 수 있다. 상관 이중 샘플러(6)는 픽셀 어레이(1)에서 생성된 전기적 신호들을 수신할 수 있고, 수신된 신호들을 유지(hold) 및 샘플링할 수 있다. 상관 이중 샘플러(6)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨간의 차이에 해당하는 차이 레벨을 출력할 수 있다. 아날로그 디지털 컨버터(7)는 상관 이중 샘플러(6)로부터 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환할 수 있고, 디지털 신호를 출력할 수 있다. 입출력 버퍼(8)는 디지털 신호들을 래치(latch)하고, 래치된 신호들을 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(image signal processor, 미도시)로 출력할 수 있다. 도 2a는 본 개시의 일부 실시예들에 따른 이미지 센서의 픽셀 어레이에 포함된 복수 개의 픽셀들 중 하나의 픽셀의 회로도이며, 도 2b은 본 개시의 일 실시예에 따른 이미지 센서의 픽셀 어레이에 포함된 픽셀들의 회로도이다. 먼저 도 2a를 참조하면, 픽셀 어레이는 복수의 픽셀들(PX)을 포함할 수 있고, 픽셀들(PX)은 매트릭스 형태로 배열될 수 있다. 픽셀들(PX)의 각각은 픽셀 트랜지스터들을 포함할 수 있고, 상기 픽셀 트랜지스터들은 전송 트랜지스터(TX)와 로직 트랜지스터들(RX, SX, SFX)을 포함할 수 있다. 로직 트랜지스터들(RX, SX, SFX)은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 소스 팔로워 트랜지스터(SFX)를 포함할 수 있다. 또한, 픽셀들(PX)의 각각은 광전 변환 소자(PD, photoelectric conversion element) 및 플로팅 확산 영역(FD, floating diffusion region)을 포함할 수 있다. 광전 변환 소자(PD)는 외부에서 입사된 광의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드, 또는 이들의 조합을 포함할 수 있다. 전송 트랜지스터(TX)는 광전 변환 소자(PD)에서 생성된 광전하들을 플로팅 확산 영역으로 전송할 수 있다. 전송 트랜지스터(TX)의 전송 게이트는 전송 게이트 라인(TS)에 연결될 수 있다. 플로팅 확산 영역(FD)은 광전 변환 소자(PD)에서 생성된 광전하들을 전송 받아 누적적으로 저장할 수 있다. 소스 팔로워 트랜지스터(SFX)의 게이트가 플로팅 확산 영역(FD)에 연결될 수 있다. 소스 팔로워 트랜지스터(SFX)의 드레인 단자는, 전원 전압을 공급받을 수 있는 전원 단자(VDD)에 연결될 수 있다. 소스 팔로워 트랜지스터(SFX)는 플로팅 확산 영역에 축적된 광전하들의 양에 따라 제어될 수 있다. 소스 팔로워 트랜지스터(SFX)는 입력되는 광전하들의 양에 따른 신호를 전압 신호로 변환할 수 있다. 리셋 트랜지스터(RX)는 플로팅 확산 영역에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 게이트는 리셋 게이트 라인(RS)에 연결될 수 있다. 리셋 트랜지스터(RX)의 소스 단자는 플로팅 확산 영역(FD)에 연결될 수 있고, 리셋 트랜지스터(RX)의 드레인 단자는 전원 단자(VDD)에 연결될 수 있다. 리셋 트랜지스터(RX)가 턴 온(turn-on)되면, 전원 단자(VDD)의 상기 전원 전압이 리셋 트랜지스터(RX)를 통해 플로팅 확산 영역으로 인가될 수 있다. 다시 말해서, 리셋 트랜지스터(RX)가 턴 온되면, 플로팅 확산 영역에 축적된 전하들이 상기 전원 전압에 의해 배출되어, 플로팅 확산 영역(FD)이 리셋될 수 있다. 소스 팔로워 트랜지스터(SFX)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 할 수 있다. 소스 팔로워 트랜지스터(SFX)는 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고, 증폭된 전위 변화를 출력 라인(VOUT)으로 출력할 수 있다. 선택 트랜지스터(SX)의 게이트는 선택 게이트 라인(SS)에 연결될 수 있다. 선택 트랜지스터(SX)의 드레인 단자는 소스 팔로워 트랜지스터(SFX)의 소스 단자에 연결될 수 있고, 선택 트랜지스터(SX)의 소스 단자는 출력 라인(VOUT)에 연결될 수 있다. 행 단위로 읽어낼 픽셀들(PX)의 선택 트랜지스터들(SX)이 대응되는 선택 게이트 라인(SS)을 통해 인가된 선택 신호에 의해 선택될 수 있다. 선택 트랜지스터(SX)가 턴 온될 때, 소스 팔로워 트랜지스터(SFX)에 의해 증폭된 전위 변화가 선택 트랜지스터(SX)를 통해 출력 라인(VOUT)으로 출력될 수 있다. 픽셀들(PX)의 각각은 단일의 광전 변환 소자(PD), 전송 트랜지스터(TX) 및 로직 트랜지스터들(RX, SX, SFX)을 포함하나, 본 출원의 실시예들은 이에 한정되지 않는다. 일부 실시예들에서, 서로 인접한 일부 픽셀들(some pixels)이 픽셀 그룹을 구성할 수 있고, 상기 픽셀 그룹의 픽셀들은 로직 트랜지스터들(RX, SX, SFX)의 적어도 하나를 공유할 수 있다. 도 2b를 참조하면, 픽셀 어레이는 복수의 픽셀 그룹들(PXG)을 포함할 수 있고, 픽셀 그룹들(PXG)의 각각은 복수의 픽셀들을 포함할 수 있으며, 상기 픽셀 그룹의 픽셀들은 로직 트랜지스터들(RX, SX, SFX)의 적어도 하나를 공유할 수 있다. 일 실시예에 있어서, 픽셀 그룹(PXG)은 4개의 픽셀들(즉, 제1 내지 제4 픽셀들)을 포함할 수 있다. 상기 제1 내지 제4 픽셀들은 제1 내지 제4 전송 트랜지스터들(TX1, TX2, TX3, TX4) 및 제1 내지 제4 광전 변환 소자들(PD1, PD2, PD3, PD4)을 각각 포함할 수 있다. 제1 내지 제4 전송 트랜지스터들(TX1, TX2, TX3, TX4)의 게이트들은 제1 내지 제4 전송 게이트 라인들(TGL1, TGL2, TGL3, TGL4)에 각각 연결될 수 있다. 상기 제1 내지 제4 픽셀들은 앞서 개시된 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SFX), 및 선택 트랜지스터(SX)를 공유할 수 있다. 도 2b의 실시예들에서, 픽셀 그룹(PXG)은 4개의 픽셀들을 포함하나,