KR-20260061916-A - Method of manufacturing integrated circuit device

Abstract

본 발명에 따른 집적회로 소자의 제조 방법은, 베이스층 상에 맨드릴 베이스 패턴과 맨드릴 하드마스크 패턴의 적층 구조를 가지는 맨드릴 패턴을 형성하는 단계, 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 전구체 억제제들을 부착하는 단계, 상기 맨드릴 베이스 패턴의 측면에 측면 스페이서층을 형성하는 단계, 상기 전구체 억제제들 중 일부분을 제거하여 상기 베이스층과 상기 측면 스페이서층 사이에 개재되는 전구체 억제제들을 잔류시키는 단계, 상기 베이스층과 상기 측면 스페이서층을 본딩하도록 잔류하는 상기 전구체 억제제들을 변화시켜 스페이서 본딩층을 형성하여 상기 스페이서 본딩층과 상기 측면 스페이서층의 적층 구조를 가지는 스페이서 패턴을 형성하는 단계, 상기 맨드릴 패턴을 제거하는 단계, 및 상기 스페이서 패턴을 식각 마스크로 상기 베이스층을 패터닝하여 베이스 패턴을 형성하는 단계를 포함한다.

Inventors

• 안상훈
• 전웅필
• 최용순
• 김인우
• 김용관
• 김희중

Assignees

• 삼성전자주식회사

Dates

Publication Date

20260506

Application Date

20241028

Claims (10)

1. 베이스층 상에 맨드릴 베이스 패턴과 맨드릴 하드마스크 패턴의 적층 구조를 가지는 맨드릴 패턴을 형성하는 단계; 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 전구체 억제제들을 부착하는 단계; 상기 맨드릴 베이스 패턴의 측면에 측면 스페이서층을 형성하는 단계; 상기 전구체 억제제들 중 일부분을 제거하여 상기 베이스층과 상기 측면 스페이서층 사이에 전구체 억제제들을 잔류시키는 단계; 상기 베이스층과 상기 측면 스페이서층을 본딩하도록 잔류하는 상기 전구체 억제제들을 변화시켜 스페이서 본딩층을 형성하여, 상기 스페이서 본딩층과 상기 측면 스페이서층의 적층 구조를 가지는 스페이서 패턴을 형성하는 단계; 상기 맨드릴 패턴을 제거하는 단계; 및 상기 스페이서 패턴을 식각 마스크로 상기 베이스층을 패터닝하여 베이스 패턴을 형성하는 단계;를 포함하는 집적회로 소자의 제조 방법.
2. 제1 항에 있어서, 상기 전구체 억제제들을 부착하는 단계는, 상기 맨드릴 베이스 패턴의 표면에는 상기 전구체 억제제들을 부착되지 않도록 하고, 상기 측면 스페이서층을 형성하는 단계는, 상기 측면 스페이서층이 상기 맨드릴 베이스 패턴의 표면 상에만 형성되고 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면 상에는 형성되지 않도록, 상기 측면 스페이서층의 하면과 상기 베이스층의 상면이 상기 전구체 억제제들을 사이에 가지며 서로 이격되도록 하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
3. 제2 항에 있어서, 상기 베이스층의 표면, 상기 맨드릴 베이스 패턴의 표면, 및 상기 맨드릴 하드마스크 패턴의 표면 각각은 친수성을 가지도록 형성되고, 상기 전구체 억제제들을 부착하는 단계 전에, 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면 각각은 친수성을 유지하되, 상기 맨드릴 베이스 패턴의 표면은 소수성을 가지도록 환원시키는 표면 처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
4. 제1 항에 있어서, 상기 전구체 억제제들 각각은, 중심 원소 및 상기 중심 원소에 결합된 결합 부분(bonding moiety)인 제1 리간드와 억제 부분(inhibition moiety)인 제2 리간드를 각각 포함하고, 상기 전구체 억제제들을 부착하는 단계는, 상기 전구체 억제제들이 각각의 상기 제1 리간드를 통하여 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 부착되도록, 상기 전구체 억제제들을 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 노출시키는 것을 특징으로 하는 집적회로 소자의 제조 방법.
5. 제1 항에 있어서, 상기 측면 스페이서층을 형성하는 단계 전에, 상기 베이스층 및 상기 맨드릴 패턴 상에 H 2 O를 흘려주는 전처리를 수행하는 단계;를 더 포함하고, 상기 스페이서 패턴을 형성하는 단계는, 산소 라디칼(O 2 H 2 O, N 2 O, CO 2 , 또는 NO)을 포함하는 플라즈마, 또는 오존(O 3 )에 의하여 잔류하는 상기 전구체 억제제들이 상기 스페이서 본딩층으로 변화되는 것을 특징으로 하는 집적회로 소자의 제조 방법.
6. 베이스층 상에 맨드릴 베이스 패턴과 맨드릴 하드마스크 패턴의 적층 구조를 가지는 맨드릴 패턴을 형성하는 단계; 중심 원소 및 상기 중심 원소에 결합된 결합 부분인 제1 리간드와 억제 부분인 제2 리간드를 각각 포함하는 전구체 억제제들을, 상기 맨드릴 베이스 패턴의 표면에는 부착되지 않되, 상기 전구체 억제제들이 각각의 상기 제1 리간드를 통하여 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 부착되도록 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 노출시키는 단계; 상기 맨드릴 베이스 패턴의 측면에 측면 스페이서층을 형성하는 단계; 상기 전구체 억제제들 중 상기 베이스층과 상기 측면 스페이서층 사이에서 상기 베이스층의 표면의 부분에 부착된 전구체 억제제들을 잔류시키며, 상기 베이스층의 표면의 다른 부분 및 상기 맨드릴 하드마스크 패턴의 표면에 부착된 나머지 전구체 억제제들을 제거하는 단계; 상기 베이스층과 상기 측면 스페이서층을 본딩하도록 잔류하는 상기 전구체 억제제들을 변화시켜 스페이서 본딩층을 형성하여, 상기 스페이서 본딩층과 상기 측면 스페이서층의 적층 구조를 가지는 스페이서 패턴을 형성하는 단계; 상기 맨드릴 패턴을 제거하는 단계; 및 상기 스페이서 패턴을 식각 마스크로 상기 베이스층을 패터닝하여 베이스 패턴을 형성하는 단계;를 포함하는 집적회로 소자의 제조 방법.
7. 제6 항에 있어서, 상기 전구체 억제제들을 부착하는 단계 전에, 상기 맨드릴 베이스 패턴의 표면이 소수성을 가지도록 수소 라디칼(H radical)로 표면 처리를 수행하는 단계;를 더 포함하고, 상기 측면 스페이서층을 형성하는 단계 전에, 상기 전구체 억제제들이 상기 베이스층과 화학 결합되어 상기 맨드릴 패턴의 표면에 상기 측면 스페이서층이 형성되도록, 상기 베이스층 및 상기 맨드릴 패턴 상에 H 2 O를 흘려주는 전처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
8. 제6 항에 있어서, 상기 스페이서 패턴을 형성하는 단계, 및 상기 맨드릴 패턴을 제거하는 단계는, 상기 맨드릴 하드마스크 패턴을 제거하는 단계; 및 산소 라디칼(O 2 H 2 O, N 2 O, CO 2 , 또는 NO)을 포함하는 플라즈마, 또는 오존(O 3 ) 처리를 통하여, 상기 맨드릴 베이스 패턴을 제거하며 잔류하는 상기 전구체 억제제들을 변화시켜 상기 스페이서 본딩층을 형성하는 단계;를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
9. 제6 항에 있어서, 상기 맨드릴 패턴을 형성하는 단계는, 상기 베이스층 상에 제1 상부 베이스층과 제2 상부 베이스층의 적층 구조를 가지는 상부 베이스층을 형성하는 단계; 상기 상부 베이스층 상에 상부 맨드릴 패턴을 형성하는 단계; 상기 상부 맨드릴 패턴의 측면에 상부 스페이서 패턴을 형성하는 단계; 상기 상부 맨드릴 패턴을 제거하는 단계; 상기 상부 스페이서 패턴을 식각 마스크로 상기 상부 베이스층을 패턴닝하여, 상기 제1 상부 베이스층의 부분인 상기 맨드릴 베이스 패턴과 상기 제2 상부 베이스층의 부분인 상기 맨드릴 하드마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
10. 베이스층 상에 맨드릴 베이스 패턴과 맨드릴 하드마스크 패턴의 적층 구조를 가지는 맨드릴 패턴을 형성하는 단계; 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면 각각은 친수성을 가지되, 상기 맨드릴 베이스 패턴의 표면은 소수성을 가지도록 수소 라디칼로 표면 처리를 수행하는 단계; 중심 원소 및 상기 중심 원소에 결합된 결합 부분인 제1 리간드와 억제 부분인 제2 리간드를 각각 포함하는 전구체 억제제들을, 상기 전구체 억제제들이 각각의 상기 제1 리간드를 통하여 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 부착되되 상기 맨드릴 베이스 패턴의 표면에는 부착되지 않도록, 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면에 노출시키는 단계; 상기 베이스층 및 상기 맨드릴 패턴 상에 H 2 O를 흘려주는 전처리를 수행하는 단계; 상기 베이스층과 상기 전구체 억제제들을 사이에 가지며 서로 이격되도록, 상기 전구체 억제제들과 반응하지 않는 반응물 및 상기 반응물과 반응하는 증착 스페이서 전구체를 사용하여 상기 맨드릴 패턴의 상기 맨드릴 베이스 패턴의 측면에 측면 스페이서층을 형성하는 단계; 상기 전구체 억제제들 중 상기 베이스층과 상기 측면 스페이서층 사이에서 상기 베이스층의 표면의 부분들에 부착된 전구체 억제제들을 잔류시키며, 상기 베이스층의 표면의 다른 부분 및 상기 맨드릴 하드마스크 패턴의 표면에 부착된 나머지 전구체 억제제들을 제거하는 단계; 산소 라디칼(O 2 H 2 O, N 2 O, CO 2 , 또는 NO)을 포함하는 플라즈마, 또는 오존(O 3 )에 의하여 잔류하는 상기 전구체 억제제들을 변화시켜, 상기 베이스층과 상기 측면 스페이서층을 본딩하는 스페이서 본딩층을 형성하여, 상기 스페이서 본딩층과 상기 측면 스페이서층의 적층 구조를 가지는 스페이서 패턴을 형성하는 단계; 상기 맨드릴 패턴을 제거하는 단계; 및 상기 스페이서 패턴을 식각 마스크로 상기 베이스층을 패터닝하여 베이스 패턴을 형성하는 단계;를 포함하되, 상기 측면 스페이서층을 형성하는 단계는, 상기 측면 스페이서층이 상기 맨드릴 베이스 패턴의 표면 상에만 형성되고, 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면 상에는 형성되지 않도록 하는 집적회로 소자의 제조 방법.

Description

집적회로 소자의 제조 방법{Method of manufacturing integrated circuit device} 본 발명은 집적회로 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 다중 패터닝(muti-patterning) 기술을 사용하는 집적회로 소자의 제조 방법에 관한 것이다. 전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 고성능화와 함께 소형화가 이루어짐에 따라, 전자기기가 포함하는 집적회로 소자의 집적회로 소자의 다운-스케일링(down-scaling)이 급속도로 진행되고 있다. 이에 따라 집적회로 소자의 제조에 DPT(Double Patterning Technology), QPT(Quadruple Patterning Technology) 등과 같은 다중 패터닝 기술이 도입되고 있다. 도 1은 본 발명의 일 실시 예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 흐름도이다. 도 2a 및 도 2b는 본 발명의 일 실시 예들에 따른 집적회로 소자의 제조 방법으로 제조된 집적회로 소자의 개념도들이다. 도 3a 내지 도 3k는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 4a 및 도 4b는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 5a 내지 도 5f는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 설명하기 위한 개념도들이다. 도 6a 및 도 6b는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 7a 내지 도 7e 각각은 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도이다. 도 8은 본 발명의 일 실시 예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 흐름도이다. 도 9a 내지 도 9h는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 10a 내지 도 10d는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 1은 본 발명의 일 실시 예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 흐름도이다. 도 1을 참조하면, 베이스층 상에 맨드릴 패턴을 형성한다(S110). 상기 맨드릴 패턴은 맨드릴 베이스 패턴 및 맨드릴 하드마스크 패턴의 적층 구조를 가지도록 형성될 수 있다. 예를 들면, 일부 실시 예에서, 상기 베이스층의 표면, 상기 맨드릴 베이스 패턴의 표면, 및 상기 맨드릴 하드마스크 패턴의 표면 각각은 친수성(hydrophilic)을 가지도록 형성될 수 있다. 상기 맨드릴 패턴을 형성한 후, 상기 베이스층 및 상기 맨드릴 패턴에 표면 처리를 수행한다(S120). 예를 들면, 수소 라디칼(H*, H radical) 처리를 통하여, 상기 맨드릴 베이스 패턴의 표면이 소수성(hydrophobic)을 가지도록 환원시킬 수 있고, 상기 베이스층의 표면, 및 상기 맨드릴 하드마스크 패턴의 표면 각각은 친수성을 유지할 수 있다. 상기 베이스층의 표면 및 상기 맨드릴 패턴의 표면에 전구체 억제제(Precursor Inhibitor, PI)를 노출시켜, 상기 베이스층의 표면 및 상기 맨드릴 패턴의 상기 맨드릴 하드마스크 패턴의 표면에 상기 전구체 억제제를 부착한다(S130). 상기 전구체 억제제는 친수성을 가지는 상기 베이스층의 표면, 및 상기 맨드릴 하드마스크 패턴의 표면에는 부착되고, 소수성을 가지는 상기 맨드릴 베이스 패턴의 표면에는 부착되지 않을 수 있다. 상기 맨드릴 패턴의 측면에 측면 스페이서층을 형성한다(S140). 상기 측면 스페이서층은, 상기 맨드릴 베이스 패턴의 표면 상에만 형성되고, 상기 베이스층의 표면 및 상기 맨드릴 하드마스크 패턴의 표면 상에는 형성되지 않을 수 있다. 상기 베이스층과 상기 측면 스페이서층을 본딩하는 스페이서 본딩층을 형성하여, 상기 스페이서 본딩층과 상기 측면 스페이서층의 적층 구조를 가지는 스페이서 패턴을 형성한다(S150). 상기 스페이서 본딩층은 상기 전구체 억제제를 변화시켜 형성할 수 있다. 상기 스페이서 본딩층은 상기 베이스층의 상면과 상기 측면 스페이서층의 하면 사이에 개재되어, 상기 베이스층과 상기 측면 스페이서층을 본딩할 수 있다. 상기 맨드릴 패턴을 제거하여, 상기 베이스층 상에 상기 스페이서 패턴을 잔류시킨다(S160). 이후 상기 스페이서 패턴을 식각 마스크로 상기 베이스층을 패터닝하여 베이스 패턴을 형성한다(S170). 일부 실시 예에서, 상기 베이스 패턴을 식각 마스크로, 상기 베이스 패턴 하측에 위치하는 대상층을 패터닝하여 대상 패턴을 형성할 수 있다. 도 2a 및 도 2b는 본 발명의 일 실시 예들에 따른 집적회로 소자의 제조 방법으로 제조된 집적회로 소자의 개념도들이다. 도 2a를 참조하면, 본 발명의 일 실시 예의 집적회로 소자(1000)는 메모리 셀 어레이 영역(1010) 및 메모리 셀 어레이 영역(1010)의 주변으로 주변 회로 영역(1020)을 포함할 수 있다. 메모리 셀 어레이 영역(1010)에는 메모리 소자가 배치될 수 있다. 상기 메모리 소자는 예를 들어, SRAM(Static Random Access Memory), DRAM(Dynamic RAM), MRAM(Magnetic RAM), PRAM(Phase change RAM), RRAM(Resistive RAM), FeRAM(Ferroelectric Random Access Memory), 플래시 메모리(Flash Memory) 등일 수 있으나, 이에 한정되는 것은 아니다. 주변 회로 영역(1020)에는 메모리 셀 어레이 영역(1010)에 배치된 메모리 소자를 구동하는데 필요한 회로 소자가 배치될 수 있다. 상기 회로 소자는 예를 들어, 읽기 회로(read circuit), 쓰기 회로(write circuit) 등일 수 있으나, 이에 한정되는 것은 아니다. 메모리 셀 어레이 영역(1010) 및/또는 주변 회로 영역(1020)에 배치되는 패턴들은 본 발명에 따른 집적회로 소자(1000)의 제조 방법에 의하여 형성될 수 있다. 예를 들면, 메모리 셀 어레이 영역(1010) 및/또는 주변 회로 영역(1020)에 배치되는 활성 영역, 도전 라인 패턴, 홀 패턴 등 중 적어도 일부개는 본 발명에 따른 집적회로 소자(1000)의 제조 방법에 의하여 형성될 수 있다. 도 2b를 참조하면, 본 발명의 일 실시 예의 집적회로 소자(1100)는 로직 영역(1110) 및 SRAM 영역(1120)을 포함할 수 있다. 여기서는 예시적으로 로직 영역(1110) 및 SRAM 영역(1120)을 도시하였으나, 이에 한정되는 것은 아니다. 로직 영역(1110)과 다른 메모리 소자가 형성되는 영역, 예를 들어, DRAM, MRAM, PRAM, RRAM, 플래시 메모리 등이 형성되는 영역이 적용될 수 있다. 로직 영역(1110)은 다양한 종류의 복수의 개별 소자(individual devices)를 포함하는 반도체 소자가 형성되는 영역일 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 로직 영역(1110) 및/또는 SRAM 영역(1120)에 배치되는 패턴들은 본 발명에 따른 집적회로 소자(1100)의 제조 방법에 의하여 형성될 수 있다. 예를 들면, 로직 영역(1110) 및/또는 SRAM 영역(1120)에 배치되는 활성 영역, 도전 라인 패턴, 홀 패턴 등 중 적어도 일부는 본 발명에 따른 집적회로 소자(1100)의 제조 방법에 의하여 형성될 수 있다. 도 3a 내지 도 3k는 본 발명의 일 실시 예에 따른 집적회로 소자의 제조 방법을 나타내는 단면도들이다. 도 3a를 참조하면, 기판(100) 상에 대상층(110), 베이스층(200), 및 예비 맨드릴층(300)을 순차적으로 형성한다. 기판(100)은 반도체 기판을 포함할 수 있다. 예시적인 실시예들에서, 상기 반도체 기판은 IV족 반도체 물질, III-V족 반도체 물질 또는 II-VI족 반도체 물질, II-VI족 산화물 반도체 물질과 같은 반도체 물질을 포함할 수 있다. 상기 IV족 반도체 물질은 예를 들어 실리콘(Si), 게르마늄(Ge), 또는 실리콘-게르마늄(Si-Ge)을 포함할 수 있다. 상기 III-V족 반도체 물질은 예를 들어 갈륨비소(GaAs), 인듐인(InP), 갈륨인(GaP), 인듐비소(InAs), 인듐 안티몬(InSb), 또는 인듐갈륨비소(InGaAs)를 포함할 수 있다. 상기 II-VI족 반도체 물질은 예를 들어 텔루르화 아연(ZnTe), 또는 황화카드뮴(CdS)을 포함할 수 있다. 기판(100)은 벌크 웨이퍼 또는 에피택시얼 층으로 제공될 수 있다. 다른 실시예에서, 기판(100)은 SOI (silicon-on-insulator) 기판, 또는 GeOI (germanium-on-insulator) 기판을 포함할 수 있다. 대상층(110)은 반도체 물질, 도전 물질, 또는 절연 물질로 이루어질 수 있다. 일부 실시 예에서, 대상층(110)은 반도체 물질로 이루어지고, 대상층(110)의 일부분들은 활성 영역들이 될 수 있다. 예를 들면, 대상층(110)은 기판(100)의 상측 일부분일 수 있다. 예를 들면, 대상층(110)은 기판(100) 상에 에피택시얼로 형성된 반도체 물질층일 수 있다. 일부 실시 예에서, 대상층(110)은 도전 물질로 이루어지고, 대상층(110)의 일부분들은 도전 라인들이 될 수 있다. 일부 실시 예에서, 대상층(110)은 절연 물질로 이루어지고, 대상층(110)의 일부분들이 제거되어 홀들이 형성될 수 있다. 베이스층(200)은 대상층(110)과 식각 선택비를 가지는 물질로